[发明专利]基于行地址处理器的图形处理系统在审
申请号: | 201410313814.0 | 申请日: | 2014-07-03 |
公开(公告)号: | CN104102593A | 公开(公告)日: | 2014-10-15 |
发明(设计)人: | 刘霖;邱会中 | 申请(专利权)人: | 宁波摩米创新工场电子科技有限公司 |
主分类号: | G06F12/08 | 分类号: | G06F12/08 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 315100 浙江省宁波*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 地址 处理器 图形 处理 系统 | ||
1.基于行地址处理器的图形处理系统,主要由处理单元,以及与该处理单元相连接的图像传感器组成,其特征在于,还设有与处理单元相连接的行地址处理器,该行地址处理器由微处理器MCU,与该微处理器MCU的P10管脚相连接的行地址寄存器阵列,串接在微处理器MCU的VDD管脚与GND管脚之间的电池BT,与电池BT相并联的电容C12,以及基极经电阻R13后与微处理器MCU的P33管脚相连接、集电极经电感L后与电池BT的正极相连接、而发射极接地的三极管Q2组成。
2.根据权利要求1所述的基于行地址处理器的图形处理系统,其特征在于,所述的处理单元由驱动电路,以及与驱动电路相连接的处理电路构成;所述驱动电路由高速驱动芯片K,三极管Q1,一端与高速驱动芯片K的FX管脚相连接、另一端与三极管Q1的基极相连接的电阻R10,一端与高速驱动芯片K的F1管脚相连接、另一端经电容C10后与高速驱动芯片K的FC管脚相连接的电阻R11,以及一端与三极管Q1的发射极相连接、另一端经极性电容C11后与高速驱动芯片K的BE管脚相连接的电阻R12组成;所述三极管Q1的集电极接地,且所述图像传感器直接与高速驱动芯片K的F2管脚相连接,而高速驱动芯片K的BN端则与微处理器MCU的BM端相连接。
3.根据权利要求2所述的基于行地址处理器的图形处理系统,其特征在于,所述的处理电路由驱动芯片U,P极与驱动芯片U的SW管脚相连接、N极经极性电容C1后接地的二极管D1,一端与二极管D1的N极相连接、另一端经电阻R2后接地的电阻R1,一端与驱动芯片U的COMP管脚相连接、另一端接地的电容C2,一端与驱动芯片U的COMP管脚相连接、另一端经电容C3后接地的电阻R3,一端与驱动芯片U的VIN管脚相连接、另一端接地的电容C5和极性电容C6,一端与驱动芯片U的VIN管脚相连接、另一端经电阻R5后接地的电阻R4,与电阻R5相并联的电容C7,以及一端与驱动芯片U的SS管脚相连接、另一端接地的电容C4组成;所述电阻R1和电阻R2的连接点还与驱动芯片U的FB管脚相连接;所述驱动芯片U的MIN管脚与高速驱动芯片K的M1管脚相连接,驱动芯片U的MOUT管脚与高速驱动芯片K的M2管脚相连接。
4.根据权利要求3所述的基于行地址处理器的图形处理系统,其特征在于,所述的驱动芯片U为LT1942型集成芯片。
5.根据权利要求2~4任一项所述的基于行地址处理器的图形处理系统,其特征在于,所述高速驱动芯片K为EMD2050型集成芯片。
6.根据权利要求5所述的基于行地址处理器的图形处理系统,其特征在于,所述的行地址寄存器阵列为由数量为一个以上的地址寄存器顺序排列而成的阵列。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于宁波摩米创新工场电子科技有限公司,未经宁波摩米创新工场电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410313814.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:快闪存储器装置与数据传输方法
- 下一篇:NVM数据处理方法和装置