[发明专利]一种栅氧化层缺陷原貌的失效分析方法有效
申请号: | 201410314190.4 | 申请日: | 2014-07-02 |
公开(公告)号: | CN104078343B | 公开(公告)日: | 2017-02-01 |
发明(设计)人: | 李桂花;仝金雨;郭伟;刘君芳;李品欢 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/66 |
代理公司: | 上海申新律师事务所31272 | 代理人: | 吴俊 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 氧化 缺陷 原貌 失效 分析 方法 | ||
1.一种栅氧化层缺陷原貌的失效分析方法,其特征在于,包括以下步骤:
步骤S1,提供具有栅极结构和位于该栅极结构上方的金属互连层的若干待测半导体结构,且所述栅极结构包括栅氧化层、栅极和互连线;
步骤S2,于每个所述待测半导体结构上均施加一预设电压,以筛选出具有栅氧化层缺陷的待测半导体结构;
步骤S3,去除所述金属互连层,以将所述具有栅氧化层缺陷的待测半导体结构的互连线予以暴露后,继续采用电压对比工艺定位具有栅氧化层缺陷的栅极结构;
步骤S4,对具有栅氧化层缺陷的栅极结构进行失效分析;
其中,所述预设电压在筛选出所述具有栅氧化层缺陷的待测半导体结构时,不会将具有缺陷的栅氧化层击穿。
2.根据权利要求1所述的方法,其特征在于,所述待测半导体结构还包括介电层,所述介电层位于所述金属互连层和所述栅极结构之间。
3.根据权利要求2所述的方法,其特征在于,在进行所述步骤S3后,将所述具有栅氧化层缺陷的待测半导体结构的互连线与介电层去除,以将所述具有栅氧化层缺陷的待测半导体结构的栅极予以暴露。
4.根据权利要求3所述的方法,其特征在于,所述步骤S4具体为:
继续去除所述具有栅氧化层缺陷的待测半导体结构的栅极后,沉积一衬度对比层以将所述具有栅氧化层缺陷的待测半导体结构的栅氧化层的表面予以覆盖,并在具有栅氧化层缺陷的栅极区域进行透射电镜样品制备后,采用透射电镜对栅氧化层缺陷原貌进行透射电镜分析。
5.根据权利要求4所述的方法,其特征在于,采用物理沉积的方法沉积所述衬度对比层。
6.根据权利要求4所述的方法,其特征在于,所述衬度对比层材质为铂金。
7.根据权利要求4所述的方法,其特征在于,在所述步骤S4中,采用胆碱去除具有栅氧化层缺陷的待测半导体结构的栅极。
8.根据权利要求1所述的方法,其特征在于,所述步骤S3中,在加速电压条件下采用扫描电子束或聚焦离子束对所述具有栅氧化层缺陷的待测半导体结构的互连线和栅极进行电压对比工艺。
9.根据权利要求8所述的方法,其特征在于,所述扫描电子束的加速电压的取值范围为0.7-5KV,所述聚焦离子束的加速电压为15-30KV。
10.根据权利要求1所述的方法,其特征在于,通过半导体结构可靠性测试曲线差异来确定所述预设电压值。
11.根据权利要求1所述的方法,其特征在于,所述栅氧化层为ONO介质层或氧化层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410314190.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构的制作方法
- 下一篇:自对准三重图形的形成方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造