[发明专利]分段相关单元、伪码测距装置及其方法

权利要求书

1.一种分段相关单元，其特征在于，包括延迟缓存模块、本地码排序模块、第一相关模块、第二相关模块、第三相关模块、第四相关模块和数据变换模块，其中，

所述延迟缓存模块用于缓存输入的扩频信号序列，在延迟预定时间后将扩频信号序列依序划分为第一序列段、第二序列段、第三序列段和第四序列段，并将所述第四序列段输入至所述第一相关模块，将所述第三序列段输入至所述第二相关模块，将所述第二序列段输入至所述第三相关模块，将所述第一序列段输入至所述第四相关模块，其中，所述扩频信号序列以第一顺序排序；

所述本地码排序模块用于获取本地伪码序列，对所述本地伪码序列按照第二顺序进行排序，将排序后的本地伪码序列依序划分为第一伪码段、第二伪码段、第三伪码段和第四伪码段，并将所述第一伪码段输入至所述第一相关模块，将所述第二伪码段输入至所述第二相关模块，将所述第三伪码段输入至所述第三相关模块，将所述第四伪码段输入至所述第四相关模块，其中，所述第一顺序和所述第二顺序相反，所述本地伪码序列和所述扩频信号序列的长度相等，且所述第一序列段和所述第四伪码段长度相等，所述第二序列段和所述第三伪码段长度相等，所述第三序列段和所述第二伪码段长度相等，所述第四序列段和所述第一伪码段长度相等；

所述第一相关模块用于对所述第四序列段和第一伪码段进行相关运算，输出相关峰至所述数据变换模块；所述第二相关模块用于对所述第三序列段和第二伪码段进行相关运算，输出相关峰至所述数据变换模块；所述第三相关模块用于对所述第二序列段和第三伪码段进行相关运算，输出相关峰至所述数据变换模块；所述第四相关模块用于对所述第一序列段和第四伪码段进行相关运算，输出相关峰至所述数据变换模块；

所述数据变换模块用于比较所述第一相关模块、第二相关模块、第三相关模块和第四相关模块输出的相关峰，并输出相关值最大的相关峰。

2.根据权利要求1所述的分段相关单元，其特征在于，所述预定时间为96个时钟周期。

3.一种伪码测距装置，其特征在于，所述装置包括信号收发单元、排序单元、本地码生成单元、相关峰判决单元、测距单元以及三个根据权利要求1或2所述的分段相关单元，其中，

所述信号收发单元用于发射探测信号，并接收响应所述探测信号的扩频信号序列；

所述排序模块用于对接收的扩频信号序列按照第一顺序进行排序；

所述本地码生成单元用于生成三个长度相等的本地伪码序列，并将所述三个本地伪码序列分别输入至所述三个分段相关单元，其中，所述三个本地伪码序列之间的相差为1/2码片；

所述相关峰判决单元用于获取所述三个分段相关单元输出的相关峰，并依次计算每一个相关峰的抖动值，如果所述抖动值在预定范围内，选择相关值最大的相关峰输入至所述测距单元；

所述测距单元用于计算所述探测信号和所述相关峰的时间间隔，并根据所述时间间隔测算距离。

4.根据权利要求3所述的伪码测距装置，其特征在于，所述相关峰判决单元还用于在所述三个相关峰的抖动值均不在所述预定范围内时，向所述本地码生成单元发送调相指令；

所述本地码生成单元还用于根据所述调相指令对所述三个本地伪码序列进行移位。

5.根据权利要求3或4所述的伪码测距装置，其特征在于，所述预定范围为-0.5-0.5。