[发明专利]CAKE3DNAND存储器及其形成方法

权利要求书

1.一种CAKE3D NAND存储器的形成方法，其特征在于，包括以下步骤：

提供衬底；

形成底层隔离层和底层选择管栅极层；

交替形成多组存储管隔离层和存储管栅极层；

形成顶层隔离层和顶层选择管栅极层；

刻蚀形成在俯视平面上均匀分布的N个垂直孔，所述垂直孔的底部与所述衬底接触，N为正整数；

在所述垂直孔的内表面上沉积形成电荷俘获复合层，然后填积多晶硅以形成柱状衬底；

垂直刻蚀多个隔离槽，其中各个所述隔离槽的底部与所述顶层隔离层接触，所述多个隔离槽将顶层选择管栅极层在俯视平面上被均分为N组、每组M个、共计M*N个相同的顶层选择管栅极单元，M为正整数；

对所述M*N个顶层选择管栅极单元、所述底层选择管栅极层和多层所述存储管栅极层分别形成金属引线；

形成与所述N个柱状衬底顶部分别相连的N条位线，以及形成与所述衬底底部相连的源线。

2.根据权利要求1所述的CAKE3D NAND存储器的形成方法，其特征在于，所述多个隔离槽包括：

多个第一隔离槽，用于将所述顶层选择管栅极层平均分隔成N个相同顶层选择管栅极区域，其中，每个所述顶层选择管栅极区域对应一个所述柱状衬底；以及

多个第二隔离槽，用于将每个顶层选择管栅极区域平均分隔成M个相同顶层选择管栅极单元，其中，每个顶层选择管栅极单元均与所述柱状衬底的局部相接触。

3.根据权利要求1所述的CAKE3D NAND存储器的形成方法，其特征在于，所述沉积形成电荷俘获复合层包括：依次沉积形成隧穿氧化层、电荷陷阱层和阻挡氧化层。

4.根据权利要求1所述的CAKE3D NAND存储器的形成方法，其特征在于，

当所述N个垂直孔呈二维正方点阵分布时，M取值为4、8或16；

当所述N个垂直孔呈二维六角点阵分布时，M取值为3、6或9。

5.一种CAKE3D NAND存储器，其特征在于，包括：

衬底；

形成在所述衬底之上的底层隔离层和底层选择管栅极层；

形成在所述底层选择管栅极层之上的、交替出现的多组存储管隔离层和存储管栅极层；

形成在所述多组存储管隔离层和存储管栅极层之上的顶层隔离层；

形成在所述顶层隔离层之上的、在俯视平面上均匀分布的、N组并且每组M个、共计M*N个相同的顶层选择管栅极单元；

N个柱状结构，每个所述柱状结构在俯视平面上位于每组顶层选择管栅极单元的中间，N组顶层选择管栅极单元分别与N个所述柱状结构分别对应，并且属于同一组中的M个顶层选择管栅极单元分别与一个所述柱状结构的局部相接触，其中，每个所述柱状结构在长度方向上从所述顶层选择管栅极层垂直贯穿至所述衬底，每个所述柱状结构在径向方向包括外侧的电荷俘获复合层和内侧的柱状衬底；

多条栅极金属引线，所述多条栅极金属引线分别与所述M*N个顶层选择管栅极单元、所述底层选择管栅极层和多层所述存储管栅极层相连；

N条位线，所述N条位线与所述N个柱状衬底顶部分别相连；以及

源线，所述源线与所述衬底底部相连。

6.根据权利要求5所述的CAKE3D NAND存储器，其特征在于，所述电荷俘获复合层沿径向方向由外至内依次包括：隧穿氧化层、电荷陷阱层和阻挡氧化层。

7.根据权利要求5所述的CAKE3D NAND存储器，其特征在于，

当所述N个柱状结构呈二维正方点阵分布时，M取值为4、8或16；

当所述N个柱状结构呈二维六角点阵分布时，M取值为3、6或12。