[发明专利]金属接触结构及其形成方法

说明书

技术领域

本发明涉及半导体领域,尤其涉及金属接触结构及其形成方法。

背景技术

半导体器件在例如个人电脑、手机、数码相机和其它电子设备的多种电子应用中使用。随着技术进步，对于更小的、性能提高的半导体器件的需求增加。当部件密度增加时，导线的宽度、以及互连结构的导线之间的间距也需要按比例减小。

接触件用以在半导体结构中的不同部件中或不同部件之间形成电连接。例如，接触件用以将一个金属层连接至另一金属层，否则这些金属层会诸如通过将金属层分隔开的绝缘材料或介电材料而彼此电隔离。

发明内容

本发明一方面提供一种半导体器件，包括：位于衬底上方的硅化物层；位于由所述衬底上方的介电层形成的开口中的金属插塞；位于所述金属插塞和所述介电层之间及所述金属插塞和所述硅化物层之间的第一金属层；位于所述第一金属层上方的第二金属层；以及位于所述第一金属层和所述第二金属层之间的非晶层。

优选地，所述第一金属层包含钴(Co)或镍(Ni)中的至少一个。

优选地，所述第一金属层具有在约30埃至约250埃的范围内的厚度。

优选地，所述硅化物层包含硅化钴(CoSi)、硅化镍(NiSi)或它们的组合，且具有在约30埃至约200埃的范围内的厚度。

优选地，所述第二金属层为金属扩散阻挡层。

优选地，所述金属扩散阻挡层包含钽(Ta)、钛(Ti)或它们的组合。

优选地，所述第二金属层具有在约20埃至约200埃的范围内的厚度。

优选地，所述非晶层包含Co-Ta、Co-Ti、Ni-Ta、Ni-Ti或它们的组合。

优选地，所述金属插塞包含铜。

优选地，半导体器件还包含：位于所述金属插塞和所述第二金属层之间的第三金属层，其中，所述第三金属层包含钴(Co)、钌(Ru)或它们的组合。

优选地，半导体器件还包括位于所述金属头与所述第二金属层之间的种子层。

本发明另一方面还提供一种半导体器件，包括：位于由包含硅的衬底上方的介电层形成的开口中的钴(Co)层或镍(Ni)层；位于所述钴层或镍层上方的铜扩散阻挡层；位于所述钴层或镍层与所述铜扩散阻挡层之间的非晶层；位于所述开口中的包含铜的金属插塞；以及位于所述金属插塞和所述衬底之间的硅化物层，所述硅化物层包含硅化钴(CoSi)或硅化镍(NiSi)。

优选地，所述铜扩散阻挡层包含钽(Ta)、钛(Ti)或它们的组合。

优选地，所述非晶层包含Co-Ta、Co-Ti、Ni-Ta、Ni-Ti或它们的组合。

优选地，半导体器件还包括：位于所述金属插塞和所述铜扩散阻挡层之间的钴(Co)层或钌(Ru)层。

本发明又一方面还提供一种用于形成半导体器件的方法，包括：在由衬底上方的介电层形成的开口中形成第一金属层；在所述开口中于所述第一金属层上方形成第二金属层；在所述开口中于所述第二金属层上方形成第三金属层；在所述开口中于所述第三金属层上方形成金属插塞；以及对所述半导体器件热处理以使所述第一金属层与所述第二金属层反应，以在所述第一金属层与所述第二金属层之间形成非晶层并在所述第一金属层与所述衬底之间形成硅化物层。

优选地，形成所述第一金属层包含通过物理气相沉积(PVD)沉积钴(Co)或镍(Ni)中的至少一个。

优选地，形成所述第二金属层包含通过物理气相沉积(PVD)沉积钽(Ta)或钛(Ti)中的至少一个。

优选地，形成所述第三金属层包含通过原子层沉积(ALD)或化学气相沉积(CVD)中的至少一个沉积钴(Co)或钌(Ru)中的至少一个

优选地，所述退火包含将所述半导体器件暴露于约200摄氏度至约800摄氏度之间的温度持续约20秒至约1000秒的时间。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1为示出根据本发明的多个方面制造半导体器件的方法的流程图；以及

图2至图6示出了根据本发明的多个方面的处于不同制造阶段的半导体器件的示意性截面图。

具体实施方式