[发明专利]在后栅工艺中形成不同厚度的栅氧化层的方法

说明书

本发明提供了一种在后栅工艺中形成不同厚度的栅氧化层的方法，包括：提供半导体衬底，包括核心器件区域和IO器件区域，所述核心器件区域和IO器件区域的半导体衬底上覆盖有氧化层；形成覆盖所述半导体衬底和氧化层的介质层，该介质层在所述核心器件区域和IO器件区域分别具有栅极开口；依次形成高K材料层和帽层，该高K材料层覆盖所述介质层的表面、该栅极开口的底部和侧壁，该帽层覆盖所述高K材料层；在所述核心器件区域中注入氧净化剂；对所述半导体衬底进行退火，以使所述氧净化剂移除所述核心器件区域的至少部分氧元素。本发明无需移除核心器件区域的栅氧化层，能够避免介质层损失、IO器件栅氧化层的损失、非均匀性等问题。

技术领域

本发明涉及后栅工艺(gate-last)，尤其涉及一种在后栅工艺中形成不同厚度的栅氧化层的方法。

背景技术

随着半导体技术的发展，特征尺寸(CD，Critical Dimension)不断缩小，栅氧化层的厚度的精确控制变得比过去更加重要。

在高K介质层加金属栅极的后栅工艺(HKMG last technology)中，因为在多个热工艺步骤中，例如源漏注入激活退火，栅氧化层的厚度变得更厚，所以在伪栅极(dummygate)被移除后，栅氧化层被移除并再次生长。栅氧化层的厚度越小，热工艺步骤中增加的厚度比例就越大。

现有技术中，核心器件(core device)和IO器件(IO device)常要生产在同一晶圆上。由于IO器件和核心器件的栅氧化层厚度的要求并不相同，例如IO器件的栅氧化层厚度为而核心器件的栅氧化层厚度为因此，需要一些额外的工艺步骤来形成不同厚度栅氧化层。

但是，在实际工艺中，移除栅氧化层带来了很多问题，例如，如果不使用光刻胶来保护IO器件区域，那么会导致介质层(ILD)的损失、拉应力氮化硅(tensile SiN)的损失、IO器件的栅氧化层的损失以及不均匀性(non-uniformity)；如果使用光刻胶来保护IO器件区域，那么在IO器件的栅极开口处会造成光刻胶曝光和去除的问题。

下面结合图1至图7对现有技术中一种形成不同厚度的栅氧化层的方法进行简单说明。

参考图1，提供半导体衬底10，该半导体衬底10包括核心器件区域(CORE)和IO器件区域(IO)。该半导体衬底10中可以形成有隔离结构101，例如STI结构。之后，在核心器件区域和IO器件区域形成IO栅氧化层11。

参考图2，去除核心器件区域内的IO栅氧化层11，仅保留IO器件区域内的IO栅氧化层11。

参考图3，在核心器件区域内形成核心栅氧化层12。

参考图4，在半导体衬底10上形成介质层13，该介质层13在核心器件区域和IO器件区域的适当位置具有栅极开口131，栅极开口131周围的介质层13中可以具有侧墙(spacer)132，栅极开口131两侧的半导体衬底10中可以具有源区133和漏区134。

参考图5，去除核心器件区域的IO栅氧化层11。

参考图6，在核心器件区域的栅极开口131的底部形成核心栅氧化层14。

参考图7，形成高K材料层15，该高K材料层15覆盖介质层13、栅极开口131的底部以及侧壁。在形成高K材料层15之后，可以进行退火。

仍然参考图5，在去除核心器件区域的IO栅氧化层11的过程中，如果不使用光刻胶来保护IO器件区域，那么会导致介质层13的损失、IO器件区域的IO栅氧化层11的损失等问题；如果使用光刻胶来保护IO器件区域，那么在IO器件区域的栅极开口131处会造成光刻胶的曝光和去除问题。

发明内容

本发明要解决的技术问题是提供一种在后栅工艺中形成不同厚度的栅氧化层的方法，无需移除核心器件区域的栅氧化层，能够避免介质层损失、IO器件栅氧化层的损失、非均匀性等问题。