[发明专利]PMOS晶体管的形成方法有效

申请号：	201410323237.3	申请日：	2014-07-08
公开（公告）号：	CN105244278B	公开（公告）日：	2018-06-12
发明（设计）人：	禹国宾	申请（专利权）人：	中芯国际集成电路制造(上海)有限公司
主分类号：	H01L21/336	分类号：	H01L21/336;H01L29/78
代理公司：	上海专利商标事务所有限公司 31100	代理人：	张振军
地址：	201203 ***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	衬底半导体湿法刻蚀压应力材料干法刻蚀栅极结构氧化层刻蚀填充凹槽侧壁表面条件外延工艺硅表面侧壁去除移除损伤腐蚀
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明提供了一种PMOS晶体管的形成方法，包括：提供半导体衬底，该半导体衬底上形成有栅极结构；采用干法刻蚀对所述栅极结构两侧的半导体衬底进行刻蚀，以形成凹槽；采用湿法刻蚀对所述凹槽侧壁的半导体衬底进行腐蚀；在所述凹槽中填充压应力材料；其中，在所述干法刻蚀之后且湿法刻蚀之前，和/或在所述湿法刻蚀之后且填充所述压应力材料之前，还包括：对所述凹槽底部和侧壁的半导体衬底进行氧化以形成氧化层；去除所述氧化层。本发明能够移除或减少刻蚀形成凹槽的过程对硅表面造成的损伤，可以为后续的外延工艺提供更好的表面条件。

技术领域

本发明涉及半导体工艺技术，尤其涉及一种PMOS晶体管的形成方法。

背景技术

嵌入式锗硅源漏PMOS晶体管技术目前受到了广泛关注，其主要是在源区和漏区的凹槽中填充锗硅(SiGe)以提升器件性能。尤其而言，在45nm节点以及更高水平工艺下，嵌入式锗硅源漏PMOS晶体管技术能够更加有效地压缩沟道。另外，在嵌入式锗硅源漏PMOS晶体管中，源区和漏区的凹槽可以呈Σ状，由于Σ状的凹槽在侧墙(spacer)下方具有较大的倒角(undercut)，因而可以进一步加强沟道的应力，有利于改善器件性能。

现有技术中，主要通过干法刻蚀后再湿法刻蚀的方法来形成Σ状的凹槽，但是，干法刻蚀将决定最终的Σ形状的(111)晶面位置，而且干法刻蚀会损伤硅表面，这将导致SiGe的生长缺陷或者不均匀的外延种晶层(epi seed layer)。

发明内容

本发明要解决的技术问题是提供一种PMOS晶体管的形成方法，能够移除或减少刻蚀形成凹槽的过程对硅表面造成的损伤，可以为后续的外延工艺提供更好的表面条件。

为解决上述技术问题，本发明提供了一种PMOS晶体管的形成方法，包括：

提供半导体衬底，该半导体衬底上形成有栅极结构；

采用干法刻蚀对所述栅极结构两侧的半导体衬底进行刻蚀，以形成凹槽；

采用湿法刻蚀对所述凹槽侧壁的半导体衬底进行腐蚀；

在所述凹槽中填充压应力材料；

其中，在所述干法刻蚀之后且湿法刻蚀之前，和/或在所述湿法刻蚀之后且填充所述压应力材料之前，还包括：

对所述凹槽底部和侧壁的半导体衬底进行氧化以形成氧化层；

去除所述氧化层。

根据本发明的一个实施例，所述氧化层的形成工艺为快速热氧化、炉管氧化、UVO氧化、臭氧氧化或臭氧结合水氧化。