[发明专利]基于FPGA的线阵CCD成像系统的图像实时校正输出方法

说明书

技术领域

本发明涉及一种图像输出方法，具体涉及的是一种基于FPGA的线阵CCD成像系统的图像实时校正输出方法。

背景技术

CCD(Charge Coupled Device)图像传感器成像方案在光电检测和图像采集中得到了广泛的应用。由于CCD光敏元件的生产工艺导致响应度不一致，会使得扫描图像灰度值产生非均匀变化，严重影响图像的采集质量。即便生产工艺的影响可以忽略，光照的不均匀也会对扫描的图片产生影响，所以非常有必要对扫描图像的灰度进行校正。现有的已经提出的方法中主要有基于上位机软件来实现校正，如有些学者提出了射线数字成像检测系统不均匀性分析与校正和多路CCD成像非一致性动态校正方法进行校正，但是这些方案的运算量较大，校正耗时较长，影响了整个系统的实时性。也有使用硬件方式来实现校正的，比如FPGA+DSP的方案，但是这种方案会使系统结构过于复杂。所以现在使用最多的方法是使用现场可编程门阵列(FPGA)来完成图像的校正。

然而，在现有的线阵CCD光电设备中，如：线阵CCD相机和多CCD拼接大幅面扫描仪等，多采用扫描频率为2000行每秒的CCD器件，在大幅面采集系统中，如一张12720×5297幅面的图片，用现有的方法实现校正耗时平均值约50ms，这样的延时不能满足系统的要求。而在连续采图过程中如果图片的校正耗时过长，会导致整个系统的实时性降低。虽然CCD的性能指标可以达到很高，但是一个系统的性能是由耗时最多的模块所决定的，以多CCD大幅面扫描仪为例，虽然使用了扫描频率为2000行每秒的CCD，同时配合DDR2(Double Data Rate2)高速缓存来传输图像，但是图片校正耗时是提升系统的瓶颈，限制着系统整体指标的提高，而且当图片的尺寸变大之后，上面的问题会越来越突出。不仅是图像扫描设备中存在上述的问题，在自动化在线检测系统中，如PCB(Printed Circuit Board)自动外观检查机等，对速度要求很高的场合也是不能接受软件校正所带入的耗时的。

综上所述，有必要对现有的硬件校正方法进行改进，使得输出的图像质量满足要求。

发明内容

本发明的目的在于提供一种基于FPGA的线阵CCD成像系统的图像实时校正输出方法，主要解决现有的CCD成像系统由于校正方案不佳而导致其不能快速、高精度地输出图像的问题。

为了实现上述目的，本发明采用的技术方案如下：

基于FPGA的线阵CCD成像系统的图像实时校正输出方法，其特征在于，包括以下步骤：

(1)系统上电后，PC主机向FPGA主控芯片发送扫描指令；

(2)FPGA主控芯片接收指令后产生时钟信号和控制信号，并控制CCD传感器点亮，并控制CCD传动模块按照PC主机要求的扫描模式控制CCD传感器对扫描对象进行图像采集；同时，FPGA主控芯片中的算法模块将纯白和纯黑两种颜色作为标定点，并按照如下公式分别计算出两个校正参数α和β：

α+β＝m×256 (2)

其中，W表示扫描纯白色图片的灰度值，其值为220，B表示纯黑色图片的灰度值，其值为15，m表示一个小数点后保留三位的纯小数；α为所得数据的整数部分，β为所得数据的小数部分；

(3)CCD传感器采集扫描对象的图像数据，并将该图像数据传输至模数转换器，模数转换器在FPGA主控芯片提供的转换时钟信号下，将CCD传感器输出的模拟信号转换成数字信号，并传输到FPGA主控芯片中的算法模块进行处理；

(4)算法模块对第一个光敏单元采用如下公式计算其校正后的灰度值A₁：

其中，X表示CCD传感器实际采集的第一个光敏单元的灰度值；

(5)重复步骤(4)，直至算法模块将剩余的光敏单元校正后的灰度值A全部算出；

(6)FPGA主控芯片将各个光敏单元各自校正后的灰度值A传输至PC主机进行处理，得到完整的图像，然后将图像显示。

作为优选，所述FPGA主控芯片的型号为Cyclone IV。

进一步地，所述步骤(2)中，所述m表示一个小数点后保留四位的纯小数。

再进一步地，所述步骤(2)中，计算得到两个校正参数α和β后，FPGA主控芯片将二者存储到与其连接的flash存储器中，在以后校正图像数据时，直接从该flash存储器中将两个参数α和β读入到FPGA主控芯片内部的随机存取存储器中，并在传输图像数据的同时将两个校正参数α和β输入到算法模块中。