[发明专利]芯片封装结构及其制作方法

说明书

技术领域

本发明是有关于一种半导体封装结构及其制作方法，且特别是有关于一种芯片封装结构及其制作方法。

背景技术

就打线接合技术(wire bonding technology)而言，以往对于较低脚数的IC封装，主要采用的都是以导线架为主体的封装。在经过晶圆切割、粘晶(die bonding)、打线接合、封胶(molding)与剪切成型(trimming/forming)等主要步骤后，传统以导线架为主体的芯片封装体即可大致完成。

在现今电子产品追求轻薄短小的趋势下，芯片的尺寸亦需朝向小型化的方向发展。在芯片尺寸变小的状况下，芯片与原有导线架之内引脚之间的距离则会随之增长，相对而言，用以电性连接芯片与导线架的内引脚之间的打线导线的长度需要随之增长。然而，当打线导线的长度加长及其弧度加大时，打线导线易因坍塌而造成电性短路，且容易在封胶时被灌入的胶体扯断而造成电性断路，如此，皆会降低芯片封装结构的良率。然而，若要重新开模以制作出适用于小型化芯片的导线架，则会增加整体的制作成本。

此外，随着集成电路的密集度的增加，芯片越来越复杂而多功化，使得芯片运作时产生的热能不断提升。一般而言，芯片直接通过芯片座进行散热的散热效果最佳。然而，传统导线架的芯片座与引脚需要完全电性隔绝，所以芯片座与引脚之间通常会间隔一定的间距，因而局限了芯片座的尺寸，使芯片座的散热面积无法有效地增加，进而使芯片的热能无法有效地散逸，降低芯片封装结构的散热效率。

发明内容

本发明提供一种芯片封装结构及其制作方法，其可缩短打线的距离以及增加散热的效率。

本发明的一种芯片封装结构，包括导线架、芯片以及封装胶体。导线架包括第一图案化金属层、第二图案化金属层以及绝缘层。第一图案化金属层包括芯片座以及多个焊垫。芯片座包括多个第一凹口。第一凹口位于芯片座的周缘。焊垫分别设置于第一凹口内，且各焊垫与芯片座之间存在第一沟槽。第二图案化金属层连接第一图案化金属层且包括散热块以及多个接垫。散热块与芯片座热耦接。散热块包括多个第二凹口。第二凹口位于散热块的周缘。接垫分别设置于第二凹口内并分别电性连接相应的焊垫，且各接垫与散热块之间存在第二沟槽。绝缘层设置于焊垫与接垫之间。芯片设置于芯片座上并电性连接焊垫。封装胶体覆盖第一图案化金属层以及芯片。

本发明的芯片封装结构的制作方法包括下列步骤：提供基板。基板包括第一金属层、第二金属层以及绝缘层。绝缘层分布于第一金属层以及第二金属层之间。形成第一沟槽于第一金属层上，以形成第一图案化金属层。第一图案化金属层包括芯片座以及多个焊垫，各焊垫与芯片座之间存在第一沟槽。芯片座包括多个第一凹口。第一凹口位于芯片座的周缘。焊垫分别位于第一凹口内。形成第二沟槽于第二金属层上，以形成第二图案化金属层。第二图案化金属层包括散热块以及多个接垫，各接垫与散热块之间存在第二沟槽。散热块包括多个第二凹口。第二凹口位于散热块的周缘。接垫分别位于第二凹口内，且散热块与芯片座热耦接。形成多个导电柱。导电柱分别贯穿焊垫以及绝缘层而与相应的接垫连接，以分别电性连接焊垫与接垫。设置芯片于芯片座上并电性连接芯片与焊垫。形成封装胶体。封装胶体覆盖第一图案化金属层以及芯片。

在本发明的一实施例中，上述的芯片封装结构更包括多个导电柱。导电柱分别贯穿焊垫以及绝缘层而分别与相应的接垫连接，以电性连接焊垫与接垫。

在本发明的一实施例中，上述的散热块的尺寸不小于芯片座的尺寸。

在本发明的一实施例中，上述的各焊垫至芯片的侧边的最短水平距离小于相应的接垫至该侧边于散热块上的正投影的最短水平距离。

在本发明的一实施例中，上述的芯片座包括第一主体部以及多个第一延伸部。芯片设置于第一主体部。第一延伸部往远离第一主体部的方向延伸以与第一主体部共同定义出第一凹口。各第一延伸部分别延伸至相邻的焊垫之间，且各第一延伸部的至少一边缘与相邻的焊垫的至少一边缘切齐。

在本发明的一实施例中，上述的散热块包括第二主体部以及多个第二延伸部。第二延伸部往远离第二主体部的方向延伸以与第二主体部共同定义出第二凹口。各第二延伸部分别延伸至相邻的接垫之间，且各第二延伸部的至少一边缘与相邻的接垫的至少一边缘切齐。

在本发明的一实施例中，上述的芯片封装结构更包括连接凸块，位于第一图案化金属层与第二图案化金属层之间并连接芯片座与散热块，以热耦接芯片座与散热块。

在本发明的一实施例中，上述的绝缘层环绕连接凸块设置，且分布于焊垫与接垫之间。