[发明专利]半导体器件的结构及其制造方法

说明书

本发明提供了一种半导体器件及其形成方法。该半导体器件包括衬底，以及形成在衬底中的源极区和漏极区。该半导体器件还包括形成在源极区和漏极区之间的衬底的凹槽中的杂质扩散停止层，其中，杂质扩散停止层覆盖凹槽的底部和侧壁。该半导体器件还包括形成在杂质扩散停止层上方和凹槽中的沟道层，以及形成在沟道层上方的栅极堆叠件。杂质扩散停止层基本防止了衬底和源极区与漏极区中的杂质扩散到沟道层中。本发明还涉及半导体器件的结构及其制造方法。

技术领域

本发明总体涉及半导体技术领域，更具体地，涉及半导体器件的结构及其制造方法。

背景技术

半导体集成电路(IC)工业经历了指数式的发展。IC材料和设计中的技术进步产生出了一代又一代IC，其中，每代IC都比前一代IC更小更复杂。在IC演进的过程中，在几何尺寸(即，可以使用制造工艺创建的最小组件(或线))减小的同时，功能密度(即，每芯片面积的互连器件的数量)通常增加。该按比例缩小工艺通过增加生产效率并且降低相关成本提供益处。这种按比例缩小还增加了处理和制造IC的复杂性。

例如，载流子迁移率是晶体管(诸如，金属氧化物场效应晶体管(MOSFET))性能的一个重要问题。随着晶体管尺寸的减小，晶体管的沟道长度也在减小，使得其易于让杂质从晶体管的源极区和漏极区扩散到其沟道区中。因此，这些杂质降低了沟道区内载流子迁移率。对于通常使用硼作为源极区和漏极区的掺杂剂的p型MOSFET来说，这是尤其容易出问题的，因为与在n型MOSFET中通常使用的诸如磷作为掺杂剂相比，硼具有较低的原子量和较长的扩散长度。而且，已经观察到，越小的晶体管在离子注入深度上越具有较高的变化。这引起了这种晶体管的载流子迁移率和阈值电压(Vt)的较大的变化，不利地影响了它们的性能。

发明内容

为了解决现有技术中的问题，本发明提供了一种形成半导体器件的方法，包括：蚀刻衬底，从而在所述衬底中形成凹槽；在所述凹槽中形成杂质扩散停止层，所述杂质扩散停止层覆盖所述凹槽的底部和侧壁；在所述杂质扩散停止层上方形成沟道层；以及在所述沟道层上方形成栅极堆叠件。

在上述方法中，还包括，在蚀刻所述衬底之前：在所述衬底上方形成栅极堆叠件，所述栅极结构具有伪层；在所述衬底中邻近所述栅极结构的的位置形成源极区和漏极区；以及至少去除所述伪层，从而在所述栅极结构中形成开口，其中，穿过所述开口对所述衬底实施蚀刻。

在上述方法中，还包括：在所述衬底中邻近所述栅极堆叠件的位置形成源极区和漏极区。

在上述方法中，其中，所述杂质扩散停止层是通过注入工艺形成的SiC层。

在上述方法中，其中，所述杂质扩散停止层是通过外延工艺形成的SiC层。

在上述方法中，其中，所述沟道层是通过外延工艺形成的硅晶体。

在上述方法中，其中，形成所述栅极堆叠件包括：在所述沟道层上方形成界面层；在所述界面层上方形成高k介电层；以及在所述高k介电层上方形成金属层。

在上述方法中，其中，蚀刻所述衬底包括干蚀刻工艺和湿蚀刻工艺。

根据本发明的另一个方面，提供了一种形成半导体器件的方法，包括：在衬底上方形成栅极结构，所述栅极结构具有伪界面层；在所述衬底中邻近所述栅极结构的位置形成源极区和漏极区；至少去除所述伪界面层，从而在所述栅极结构中形成开口；穿过所述开口蚀刻所述衬底，从而在所述衬底中形成凹槽；在所述凹槽中形成杂质扩散停止层，所述杂质扩散停止层覆盖所述凹槽的底部和侧壁；在所述杂质扩散停止层上方形成沟道层；以及在所述开口中的所述沟道层上方形成栅极堆叠件。

在上述方法中，其中：所述杂质扩散停止层是通过外延工艺形成的SiC层或SiGe层；以及所述沟道层是通过外延工艺形成的硅层。

在上述方法中，其中，形成所述源极区和所述漏极区包括外延工艺。