[发明专利]形成高K金属栅极器件的后栅极工艺

说明书

技术领域

本发明涉及半导体集成电路器件制造领域，尤其涉及一种形成高K金属栅极器件的后栅极工艺。

背景技术

在半导体集成电路器件领域中，随着晶体管尺寸的不断缩小，高K金属栅极(HKMG)技术几乎已经成为45纳米以下级别制程的必备技术。不过在制作HKMG结构晶体管的工艺方面，业内却存在两大各自固执己见的不同阵营，分别是以IBM为代表的前栅极(Gate-first)工艺流派和以Intel为代表的后栅极(Gate-last)工艺流派，尽管两大阵营均自称只有自己的工艺才是最适合制作HKMG晶体管的技术，但一般来说使用Gate-first工艺实现HKMG结构的难点在于如何控制沟道金属氧化物半导体管的门限电压；而Gate-last工艺的难点则在于工艺较复杂，芯片的管芯密度同等条件下要比Gate-first工艺低，需要设计方积极配合修改电路设计才可以达到与Gate-first工艺相同的管芯密度级别。

不管使用Gate-first和Gate-last哪一种工艺，制造出的高介电(high-k)绝缘层对提升晶体管的性能均有重大的意义。high-k技术不仅能够大幅减小栅极的漏电量，而且由于high-k绝缘层的等效氧化物厚度较薄，因此还能有效降低栅极电容。这样晶体管的关键尺寸便能得到进一步的缩小，而管子的驱动能力也能得到有效的改善。不过采用high-k绝缘层的晶体管与采用硅氧化物绝缘层的晶体管相比，在改善沟道载流子迁移率方面稍有不利。

对于20nm及以下的技术，化学氧化物被用作为高k金属栅极下面的界面层以降低EOT(等效氧化物厚度，Equivalent Oxide Thickness)，从而必须去除伪栅极氧化物。而在去除核心部分的伪栅极氧化物时，层间介电层的氧化物和侧墙会受到损坏，且在沉积高k金属栅极时，这会引起金属栅极化学机械抛光(CMP)之后的残留。

目前，业界亟需一种新的技术来克服上述技术问题。

发明内容

本发明的发明人提出了一种新颖的形成高K金属栅极器件的后栅极工艺，包括：

a.在半导体衬底的输入输出部分和核心部分上分别形成栅极氧化物2；

b.去除核心部分上的栅极氧化物2；

c.在输入输出部分和核心部分上分别形成氮氧化硅层3；

d.选择性地蚀刻半导体衬底上的部分栅极氧化物2和部分氮氧化硅层3，并在剩余的栅极氧化物2和氮氧化硅层3上形成多晶硅虚拟栅极6；

e.在多晶硅虚拟栅极两侧形成侧墙；

f.对多晶硅虚拟栅极两侧的衬底进行源极和漏极离子注入，以形成源极和漏极；

g.在半导体衬底上形成层间介电层5，该层间介电层5暴露出侧墙和多晶硅虚拟栅极的顶部；

h.去除多晶硅虚拟栅极；

i.去除氮氧化硅层；

j.在去除氮氧化硅层后的结构的开口中生长栅极氧化物层；

k.在所述开口中的栅极氧化物层处形成高k金属栅极。

较佳地，在上述的后栅极工艺中，在步骤b和步骤c之间，进一步包括：对核心部分的栅极氧化物进行预清洁。

较佳地，在上述的后栅极工艺中，所述步骤c进一步包括：所述氮氧化硅层是通过去耦等离子体氮化、氮化后退火、快速热氮化和快速热氧化和CVD沉积中的至少一种方式形成。

较佳地，在上述的后栅极工艺中，所述氮氧化硅层中的N元素的原子面密度在0.5E15至12E15原子/cm²之间。

较佳地，在上述的后栅极工艺中，所述步骤h进一步包括：通过干法蚀刻去除多晶硅虚拟栅极。

较佳地，在上述的后栅极工艺中，用SC1溶液去除氮氧化硅层。

较佳地，在上述的后栅极工艺中，所述SC1溶液中的NH₃:H₂O₂:H₂O的摩尔比在1:1:5至1:2:100之间。

较佳地，在上述的后栅极工艺中，所述步骤i的处理时间在10s至300s之间，且处理温度在20℃至80℃之间。

综上所述，本发明的后栅极工艺的主要特点在于：用氮氧化硅代替现有技术的SiO₂来用作核心部分的伪栅极氧化物，以减小后续去除步骤中对层间介电层的氧化物和侧墙的损害。该方法简单易行，并具有良好的执行效率。

应当理解，本发明以上的一般性描述和以下的详细描述都是示例性和说明性的，并且旨在为如权利要求所述的本发明提供进一步的解释。

附图说明