[发明专利]测试芯片管脚连通性的电路

说明书

技术领域

本发明涉及芯片测试领域，更具体地涉及一种测试芯片管脚连通性的电路。

背景技术

目前，常用的芯片管脚连通性测试的测试方式是在芯片内增加JTAG(Joint Test Action Group，联合测试工作组)控制。外部测试环境通过JTAG接口与JTAG控制器通讯，进而控制各个芯片管脚的极性、状态。从而，外部器件只需检测各管脚状态，即可确定芯片管脚的连通是否存在问题。

但是通过上述测试方式，仅为了测试芯片管脚的连通性就需要在芯片中增加JTAG接口和JTAG控制器，不仅增加了芯片的面积及芯片的制造成本，另外，为了测试，外部测试环境也必须配备JTAG接口环境，操作更加麻烦。

因此，有必要提供一种改进的测试芯片管脚连通性的电路来克服上述缺陷。

发明内容

本发明的目的是提供一种测试芯片管脚连通性的电路，结构简单，节省了芯片面积和制造成本，可快速地实现对芯片管脚连通性的测试，外部测试环境也得以简化，减小了测试成本。

为实现上述目的，本发明提供一种测试芯片管脚连通性的电路，其包括逻辑门子电路、选择子电路、N个输入管脚及M个输出管脚，N、M为大于或等于2的自然数，各个所述输入管脚均与所述逻辑门子电路连接，当外部激励输入至各个所述输入管脚时，各个所述输入管脚将外部激励输入至所述逻辑门子电路，当外部激励发生变化时，所述逻辑子电路的输出信号随着相应变化，所述选择子电路的输入端分别和所述逻辑门子电路的输出端及芯片本体连接，所述选择子电路的输出端与各个所述输出管脚连接，所述选择子电路选择所述逻辑子电路的输出信号输出至各个所述输出管脚。

较佳地，所述选择子电路包括M个选择器，每个所述选择器的输入端分别和所述逻辑门子电路的输出端及芯片本体连接，每个所述选择器的输出端与对应的输出管脚连接。

较佳地，所述逻辑门子电路包括至少两个逻辑门器件。

较佳地，所述逻辑门子电路包括N-1个异或门，所述第一个输入管脚及第二个输入管脚均与所述第一个异或门的输入端连接，所述第一个异或门的输出端及所述第三个输入管脚均与所述第二个异或门的输入端连接，且所述第i个异或门的输出端及第i+2个输入管脚与所述第i+1个异或门的输入端连接，i∈(2，N-2)，所述第N-2个异或门的输出端及第N个输入管脚与所述第N-1个异或门的输入端连接，所述第N-1个异或门的输出端与各个所述选择器的输入端连接。

与现有技术相比，本发明的测试芯片管脚连通性的电路，由于外部激励发生变化时，所述逻辑子电路的输出信号随着相应变化，从而通过对比所述逻辑子电路输出信号与外部激励的变化是否相同，即可判断芯片输入管脚的连通性是否正常；而所述选择子电路直接将所述逻辑子电路的输出信号输入至芯片的输出管脚，因此，通过对比所述逻辑子电路输出信号与各输出管脚输出信号是否一致，即可判断芯片输出管脚的连通性是否正常。因此，本发明的测试芯片管脚连通性的电路，结构简单，节省了芯片面积和制造成本，可快速地实现对芯片管脚连通性的测试，外部测试环境也得以简化，减小了测试成本。

通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明。

附图说明

图1为本发明测试芯片管脚连通性的电路的结构框图。

图2为本发明测试芯片管脚连通性的电路一个实施例结构框图。

具体实施方式

现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。如上所述，本发明提供了一种测试芯片管脚连通性的电路，结构简单，节省了芯片面积和制造成本，外部测试环境也得以简化，减小了测试成本。