[发明专利]闪存及其制作方法有效
申请号: | 201410328532.8 | 申请日: | 2014-07-10 |
公开(公告)号: | CN105448837B | 公开(公告)日: | 2019-02-12 |
发明(设计)人: | 胡建强 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L27/115;H01L27/11521 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 吴贵明;张永明 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 闪存 及其 制作方法 | ||
1.一种闪存的制作方法,其特征在于,所述制作方法包括:
步骤S1,在半导体衬底的上表面上制作包含浮栅和控制栅的栅极结构,所述控制栅的上表面与所述半导体衬底的上表面的距离为H1;
步骤S2,在所述栅极结构的两侧制作侧墙、源极和漏极;
步骤S3,在所述源极和漏极上形成第一金属插塞;以及
步骤S4,回蚀所述第一金属插塞得到第二金属插塞,所述第二金属插塞的上表面与所述半导体衬底的上表面的距离为H2,且H2<H1,所述第二金属插塞作为所述闪存的共源极;
步骤S5,在所述半导体衬底上沉积介电材料,形成介质层;
步骤S6,刻蚀位于所述漏极的介质层,形成凹槽;以及
步骤S7,向所述凹槽内沉积金属,形成第三金属插塞。
2.根据权利要求1所述的制作方法,其特征在于,所述控制栅的下表面与所述半导体衬底的上表面的距离为H3,且H2≤H3。
3.根据权利要求1所述的制作方法,其特征在于,形成所述第一金属插塞的材料为金属钨。
4.根据权利要求1所述的制作方法,其特征在于,所述步骤S3包括:
步骤S31,在所述半导体衬底上沉积金属;
步骤S32,将所述金属减薄至所述侧墙的顶部所在平面,得到所述第一金属插塞。
5.根据权利要求4所述的制作方法,其特征在于,所述步骤S32采用化学机械抛光法减薄所述金属,所述化学机械抛光中金属与氮化硅的选择比为20:1~50:1。
6.根据权利要求1所述的制作方法,其特征在于,形成所述侧墙的侧墙材料为氧化硅和/或氮化硅。
7.根据权利要求1所述的制作方法,其特征在于,所述步骤S6包括:
步骤S61,在完成所述步骤S5的半导体衬底上沉积形成光刻胶层;
步骤S62,对所述光刻胶层进行图案化处理,在所述漏极对应的位置形成开口,且所述开口的宽度大于相邻所述第二金属插塞的宽度;
步骤S63,以所述图案化的光刻胶层为掩膜,对所述介质层进行刻蚀,形成所述凹槽;
步骤S64,去除所述图案化的光刻胶层。
8.根据权利要求7所述的制作方法,其特征在于,形成所述介质层的所述介电材料为SiOCH、氧化硅、氮化硅、氟硅玻璃或掺杂碳的氧化硅,所述刻蚀过程中,所述介质层与所述侧墙的选择比为20:1~100:1。
9.根据权利要求7所述的制作方法,其特征在于,形成所述第三金属插塞的材料为金属钨。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410328532.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造