[发明专利]具有垂直沟道晶体管的半导体装置及其制造方法

说明书

提供了一种半导体装置及其制造方法。所述方法包括以下步骤：在半导体衬底上顺序沉积栅电极材料和牺牲绝缘层；将栅电极材料和牺牲绝缘层图案化以形成暴露出半导体衬底的表面的一个或更多个孔；在孔的内侧壁上形成栅绝缘层；形成一个或更多个柱体图案，每个柱体图案被填充在孔中且在柱体图案的顶部上被凹陷；在柱体图案上形成接触单元和电极单元；去除图案化的牺牲绝缘层，且在去除图案化的牺牲绝缘层的半导体衬底上形成间隔件氮化物材料；以及去除间隔件氮化物材料和图案化的栅电极材料在柱体图案之间的部分。

相关申请的交叉引用

本申请要求2013年9月30日向韩国知识产权局提交的申请号为10-2013-0116514的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明构思的各种实施例涉及一种半导体装置及其制造方法，并且更具体地涉及一种具有垂直沟道晶体管的半导体装置及其制造方法。

背景技术

随着半导体装置的集成度变得更高，用于每个单位单元的二维区域减小。针对单位单元的区域的减小，已经进行了各种研究。例如，采用掩埋形式来制造用于连接开关器件、位线、字线和电容器的诸如接触单元的连接件。

作为努力的一部分，提出了垂直沟道半导体装置，其中用于开关器件的MOS晶体管的源极和漏极相对于衬底表面垂直地或三维地布置以将垂直沟道引导至衬底。

在垂直沟道晶体管中，通过包括与半导体衬底垂直的柱体图案、形成在柱体图案的外周缘上的栅电极、以及形成在柱体图案的上端部和下端部上的源极和漏极(其中，在源极和漏极之间具有栅电极)来引导垂直沟道。

垂直沟道晶体管的有利之处在于，即使当沟道长度增加时，晶体管在衬底上的区域也不增加。然而，由于形成柱体图案，然后栅电极被形成为包围柱体图案的外周缘，所以垂直晶体管的制造工艺非常复杂。

更具体地，通过以下步骤来制造垂直沟道晶体管：刻蚀形成有柱体的衬底以将柱体的下部凹陷预设的宽度，在形成有柱体的衬底上形成栅绝缘层，将用于包围栅电极的导电层沉积在形成有栅绝缘层的半导体衬底上，以及间隔件刻蚀(spacer-etch)沉积的导电层以形成包围柱体的凹陷的下部的包围栅电极。

由于柱体的下部被凹陷以形成包围栅电极，所以柱体的下部的宽度比柱体的上部的宽度更小，且因而发生柱体图案的倒塌。

此外，当被沉积以形成包围栅电极的导电层被间隔件刻蚀时，导电层未被清晰地刻蚀，并且柱体图案未被分开。因此，可降低半导体装置的可靠性。

发明内容

对于具有垂直沟道晶体管的半导体装置及其制造方法提供了本发明的各种示例性实施例，具有垂直沟道晶体管的半导体装置能够通过防止柱体图案倒塌或卡住来改善其可靠性。

根据本发明的一个示例性实施例，提供了一种制造半导体装置的方法，所述方法可以包括以下步骤：在半导体衬底上顺序沉积栅电极材料和牺牲绝缘层；将栅电极材料和牺牲绝缘层图案化以形成暴露出半导体衬底的表面的一个或更多个孔；在孔的内侧壁上形成第一栅绝缘层；形成一个或更多个柱体图案，每个柱体图案被填充在孔中且在柱体图案的顶部上被凹陷；在柱状图案上形成接触单元和电极单元；去除图案化的牺牲绝缘层，并在去除图案化的牺牲绝缘层的半导体衬底上形成间隔件氮化物材料；以及去除间隔件氮化物材料和图案化的栅电极材料在柱体图案之间的部分。

根据本发明的另一个示例性实施例的一个方面，提供了一种制造半导体装置的方法，所述方法可以包括以下步骤：在半导体衬底上顺序沉积栅电极材料和绝缘层；将栅电极材料和绝缘层图案化以形成暴露出半导体衬底的表面的一个或更多个孔；在孔的内侧壁上形成栅绝缘层；形成一个或更多个柱体图案，每个柱体图案被填充在孔中且在柱体图案的顶部上被凹陷；在柱状图案上形成接触单元和电极单元；将电极单元凹陷且形成被填充在孔中的数据储存单元；以及去除图案化的栅电极材料在柱体图案之间的部分。