[发明专利]提供再分布层（RDL）和硅通孔（TSV）的结构和方法

说明书

技术领域

本专利文件中描述的技术总的来说涉及3D半导体器件，更具体地，涉及提供再分布层和硅通孔的结构和方法。

背景技术

在过去的几十年间，半导体器件的缩小已使集成电路的速度、性能、密度以及单位功能成本取得了不断改善。制造再分布层和硅通孔的工艺的改善可以进一步促进集成电路的缩小。

发明内容

本发明一方面提供一种为半导体封装提供再分布层(RDL)和硅通孔(TSV)的方法，所述方法包括：制备用于与半导体封装接合的晶圆，所述晶圆包括低电阻衬底，所述低电阻衬底含有RDL和TSV以用于使所述半导体封装的输入/输出(I/O)连接点在另一位置可用，其中，所述RDL 包括穿过所述低电阻衬底并且两侧由隔离沟槽划界的导电路径，所述TSV 由所述隔离沟槽和所述RDL划界；以及将所述晶圆接合至所述半导体封装。

优选地，所述的制备晶圆包括：制备所述隔离沟槽，所述隔离沟槽对穿过所述低电阻衬底的用于所述RDL的所述导电路径划界以及对所述低电阻衬底中的用于所述TSV的立柱中的垂直导电路径划界；在所述隔离沟槽中填充隔离沟槽材料；以及制备晶圆接合面。

优选地，所述的制备所述隔离沟槽包括光刻和蚀刻步骤。

优选地，所述的在隔离沟槽中填充隔离沟槽材料包括氧化步骤、去除氮化硅步骤以及多晶硅沟槽填充步骤。

优选地，所述隔离沟槽材料包括由氧化物划界的多晶硅材料。

优选地，所述的制备晶圆接合面包括提供第一金属面以用于接合与所述半导体封装相关的金属面。

优选地，所述的提供第一金属面包括金属图案化步骤和多晶硅图案化步骤。

优选地，所述第一金属面包括锗(Ge)。

优选地，为半导体封装提供再分布层(RDL)和硅通孔(TSV)的方法还包括形成支柱以用作所述晶圆与所述半导体封装之间的导电路径和间隔件。

优选地，所述支柱为与所述衬底具有相同掺杂类型的多晶硅支柱。

优选地，所述的将所述晶圆接合至所述半导体封装包括将所述晶圆接合至微电子机械系统(MEMS)或MEMS/CMOS晶圆。

优选地，为半导体封装提供再分布层(RDL)和硅通孔(TSV)的方法还包括：薄化所述晶圆以允许所述隔离沟槽延伸穿过所述晶圆的从顶面至底面的厚度。

优选地，所述的薄化所述晶圆在所述晶圆接合至所述半导体封装之后执行。

另一方面，本发明一种用于提供具有再分布层(RDL)和硅通孔(TSV) 的半导体封装的结构，所述结构包括：

低电阻衬底；

穿过所述低电阻衬底并由隔离沟槽划界的导电RDL路径，所述隔离沟槽已至少部分地填充有非导电材料和多晶硅，所述非导电材料将所述低电阻衬底的位于所述隔离沟槽的相反两侧的部分电隔离；

TSV立柱，形成在所述衬底中并从所述衬底的顶面延伸至底面并且由所述隔离沟槽的弯曲部分划界；

多晶硅支柱，物理连接且电连接至所述TSV立柱和所述隔离沟槽中的所述多晶硅。

优选地，用于提供具有再分布层(RDL)和硅通孔(TSV)的半导体封装的结构还包括位于所述顶面上的焊料凸块，其中，所述TSV和所述 RDL配合以使与所述结构安装的系统级PCB板的I/O连接点在所述焊料凸块处可用。

优选地，用于提供具有再分布层(RDL)和硅通孔(TSV)的半导体封装的结构还包括位于所述底面上的用于与半导体封装接合的接合面，所述接合面包括用于接合与所述半导体封装相关的金属面的第一金属面。

优选地，所述第一金属面包括锗(Ge)。

优选地，所述底面还限定了多晶硅支柱，所述多晶硅支柱用作结构之间的导电路径和间隔件。

又一方面，本发明提供一种半导体器件，包括：半导体封装；以及接合至所述半导体封装的晶圆，所述晶圆包括：

低电阻衬底；

导电RDL路径，所述导电RDL路径穿过所述低电阻衬底并由隔离沟槽划界，所述隔离沟槽已至少部分地填充有非导电材料和多晶硅，所述非导电材料将所述低电阻衬底的位于所述隔离沟槽的相反两侧的部分电隔离；

TSV立柱，形成在所述衬底中并从所述衬底的顶面延伸至底面并由所述隔离沟槽的弯曲部分划界；以及

多晶硅支柱，物理连接且电连接至所述TSV立柱和所述隔离沟槽中的所述多晶硅。