[发明专利]一种集成电路、验证方法及产生特征值调整码的方法

说明书

技术领域

本发明涉及集成电路，尤指一种具有内建自我测试电路的集成电路与相关的验证方法。

背景技术

一般需要使用到只读存储器(Read Only Memory，ROM)的芯片中通常会设置有一内建自我测试(Built-In Self-Test，BIST)电路，此内建自我测试电路通常可以采用单一输入特征缓存器(Single Input Signature Register，SISR)算法或是多输入特征缓存器(Multiple Input Signature Register，MISR)算法，内建自我测试电路的用途是在产品测试或是其他有需要判断只读存储器中的数据是否正确的时候，读取只读存储器中的所有数据并加以运算来产生一特征值(signature pattern)，并将此特征值与一预定特征值作比对，以判断只读存储器中所储存的数据是否有错误；其中预定特征值是当只读存储器中的数据没有错误时，内建自我测试电路所应该输出的特征值。具体来说，由于当只读存储器中的数据有错误时，有很高的机率会反映在内建自我测试电路所产生的特征值之上，因此，只要内建自我测试电路所产生的特征值与预定特征值相同，便可以判断只读存储器中的数据没有错误；反之，当内建自我测试电路所产生的特征值与预定特征值不相同，则代表只读存储器中的数据有错误。

上述的预定特征值会根据设计者的设计考虑而选择存放在芯片中(on chip)或是芯片外(off chip)，在一般的工厂量产测试会将预定特征值存放在芯片外，但是针对某些需要在每次开机时都执行内建自我测试的电子产品，便会将预定特征值储存在电子产品中的芯片(例如内建自我测试电路所在的芯片)。对于这些需要在每次开机时都执行内建自我测试的电子产品，当其中的只读存储器需要更改所储存的程序代码或其他数据时，通常会使得内建自我测试电路读取只读存储器后所产生的特征值也会跟着变动，因此，储存在芯片中的预定特征值便需要相应修改，故需要多付出额外的光罩成本，且也需要额外测试光罩设计变更后的电路时序及功能是否正确，增加了设计成本。

发明内容

因此，本发明的目的之一在于提供一种集成电路及其相关方法，其可以在只读存储器需要更改所储存的程序代码或其他数据时，不需要另外更改预定特征值，以节省光罩成本以及后续的测试成本。

依据本发明一实施例，一种集成电路包括一内建自我测试电路、一预定特征值以及一只读存储器，其中该预定特征值预存在该集成电路中，该只读存储器储存有至少一有效信息以及一内建自我测试特征值调整码，该内建自我测试特征值调整码与该只读存储器中所储存的所有具有功能性的有效信息均不相关；其中该内建自我测试电路用于对该只读存储器中所储存的内容进行测试操作而产生一特征值，并将该特征值与该预定特征值相比对，以判断该只读存储器中所储存的内容是否有错误。

依据本发明另一实施例，一种验证方法包括：提供一只读存储器，储存有至少一有效信息以及一内建自我测试特征值调整码，其中该内建自我测试特征值调整码与该只读存储器中所储存的所有具有功能性的有效信息均不相关；以及对该只读存储器中所储存的内容进行内建自我测试操作而产生一特征值，并将该特征值与一预定特征值相比对，以判断该只读存储器中所储存的内容是否有错误。

依据本发明另一实施例，提供一种产生一内建自我测试特征值调整码的方法，该方法由一处理器执行一程序代码来执行，该内建自我测试特征值调整码储存在一只读存储器中，且该方法包括：根据一预定特征值以及该只读存储器中的有效信息所对应到的特征值，以得到对应于该内建自我测试特征值调整码的特征值，其中对应于该内建自我测试特征值调整码的特征值为N个位元；使用一内建自我测试电路来分别对N组数位码进行操作，以分别产生N组特征值，其中每一组数位码包含N个位元值，其中第K组数位码中只有第K个位元值是“1”，而其余的位元值均是“0”，K为1～N中的任何值；将N组特征值分别乘以相对应的变量，再彼此相加以得到一计算结果；将该计算结果设定等于该内建自我测试特征值调整码的特征值，以得到具有N个变量的N条方程式；以及根据该具有N个变量的N条方程式来解出该N个变量，其中该N个变量作为该内建自我测试特征值调整码。

附图说明

图1为依据本发明一实施例的具有自我验证功能的集成电路的示意图。

图2为两个版本的芯片所产生的特征值的示意图。

图3为依据本发明一实施例的验证方法的流程图。

图4为依据本发明一实施例的产生内建自我测试特征值调整码的方法的流程图。

图5为依据本发明一实施例的计算机可读媒体的示意图。