[发明专利]4H-SiC浮结结势垒肖特基二极管及其制备方法

说明书

技术领域

本发明涉及半导体电力电子器件技术领域，特别是涉及一种4H-SiC浮结结势垒肖特基二极管及其制备方法。

背景技术

SiC肖特基势垒二极管作为宽禁带半导体电力电子器件首先在电力电子技术领域替代Si器件。SiC肖特基势垒二极管在电力电子方面的最大优势在于几乎理想的反向恢复特性。目前，商品化的SiC肖特基势垒二极管已经应用在高频开关电源、功率因数校正及电机驱动等领域。与当前最好的功率MOSFET结合使用时，开关频率可以达到400kHz，并有望实现高于1MHz。许多公司在其IGBT变频或逆变装置中使用SiC肖特基势垒二极管取代Si快恢复二极管，其总体效益远远超过SiC与Si器件之间的价格差异而造成的成本增加。

然而，虽然目前SiC-SBD的研究已经取得了非常瞩目的成果，但其性能离SiC材料本身的极限还有较大距离。近几年，利用物理气相传输法(PVT)生长的SiC晶体和化学气相沉积法(CVD)生长的SiC薄膜取得了惊人的进步，但晶体中仍含有大量的微管、位错和层错等缺陷，这些缺陷严重阻碍了SiC高压功率器件的性能。同时，从商业化角度看，虽然SiC功率器件市场很大，但SiC能否成功打入功率器件市场，最终还是取决于它的性价比。目前虽已实现了6英寸4H-SiC衬底制备，但扩径工艺的开发经历了较长时间。因此，在短期内无法通过提高晶体质量及增大SiC衬底尺寸来降低成本时，只有通过改善器件结构，优化结构参数等方面的研究来缩短材料和器件的研制周期，提高成品率及减小芯片面积才是目前降低SiC功率器件价格的正确方向。

大量Si基器件研究表明，采用新结构可以有效的提高半导体功率器件的性能。2000年，我国电子科技大学陈星弼教授最先提出在功率器件耐压层中引入反型岛(Opposite-dopedisland)结构来解决功率器件导通电阻与击穿电压之间的关系，通过对导通电阻及击穿电压解析，得到了两者理论计算值。SiC浮结结构功率器件的研究集中在东芝公司。2006年，T.Hatakeyama在其发表的文章《OptimizationofaSiCSuper-SBDBasedonScalingPropertiesofPowerDevices》中利用标度理论对器件结构进行了优化，并与东芝公司合作制备了4H-SiC浮结肖特基势垒二极管，得到了当时Baliga品质因数(BFOM)最大值。此人在2007年报道中通过优化结构参数及比较终端结构，获得2.57mΩ.cm²的通态比电阻和2.7KV的阻断电压，品质因数达到11354MW/cm²，接近于4H-SiC单极器件理论极限。

然而，由浮结结构工作原理可知，优化后的4H-SiC浮结肖特基势垒二极管反向电压时，耗尽区由肖特基接触扩展到浮结后，类似于保护环原理，上半漂移区穿通，电压只在下半漂移区增加。此时，肖特基接触处电场强度很大，接近于临界击穿电场。较大的电场强度使得势垒降低非常明显，反向漏电流很大。同时，浮结层采用离子注入完成，大能量及剂量的高温离子会对SiC晶体造成损伤，虽然高温退火会修复晶格损伤，但必然会对器件特性产生影响，特别是反向漏电流。

因此，针对上述技术问题，有必要提供一种4H-SiC浮结结势垒肖特基二极管及其制备方法。

发明内容

有鉴于此，本发明的目的在于提供一种4H-SiC浮结结势垒肖特基二极管及其制备方法，该器件结构及工艺流程满足浮结结构改善击穿电压与通态比电阻的同时，反向漏电流降低明显，有效的提升了器件性能。

为了实现上述目的，本发明实施例提供的技术方案如下：

一种4H-SiC浮结结势垒肖特基二极管的制备方法，所述方法包括以下步骤：

S1、提供4H-SiC衬底；

S2、采用低压热壁化学气相淀积法在衬底上生长第一4H-SiC外延层；

S3、沉积一定厚度SiO₂掩膜并光刻出刻蚀窗口，并按照刻蚀窗口对第一4H-SiC外延层进行刻蚀，形成浮结区域；

S4、采用低压热壁化学气相淀积法进行4H-SiC同质外延生长，在浮结区域内形成浮结层；

S5、采用化学机械抛光法将浮结区域外同质外延生长的4H-SiC和SiO₂掩膜去除；

S6、采用低压热壁化学气相淀积法在第一4H-SiC外延层和浮结层上生长第二4H-SiC外延层；

S7、在第二4H-SiC外延层上采用离子注入形成结势垒区、结终端扩展及场限环；