[发明专利]一种抗地弹效应的输出电路

权利要求书

1.一种抗地弹效应的输出电路，其特征在于，它包括，

用于控制PMOS晶体管Ⅰ（101）、PMOS晶体管Ⅱ（103）导通过程中减小电源线上的地弹效应的PMOS控制逻辑电路；

用于控制NMOS晶体管Ⅰ（102）、NMOS晶体管Ⅱ（104）导通过程中减小地线上的地弹效应的NMOS控制逻辑电路；

电阻R1连接于输出节点VOUT和PMOS晶体管Ⅱ（103）的漏极，电阻R2连接于输出节点VOUT和NMOS晶体管Ⅱ（104）的漏极；

所述的PMOS控制逻辑电路包括，以预驱动节点A和输出节点VOUT作为输入的开关模块（01），连接于节点K和节点B之间的传输模块（02），连接于节点B和输出节点VOUT的泄放模块（03）；

所述的NMOS控制逻辑电路包括以预驱动节点D和输出节点VOUT作为输入的开关模块（04），连接于节点I和节点E之间的传输模块（05），连接于节点E和输出节点VOUT的泄放模块（06）；

所述的PMOS控制逻辑电路中的泄放模块（03）包括栅极连接节点K，源级连接节点B的PMOS泄放管Ⅰ（105），连接PMOS泄放管Ⅰ（105）的漏极和输出节点VOUT的电阻R2；

所述的NMOS控制逻辑电路中的泄放模块（06）包括栅极连接节点I，源级连接节点E的NMOS泄放管Ⅱ（106），连接NMOS泄放管Ⅱ（106）的漏极和输出节点VOUT的电阻R0；

所述节点B为PMOS晶体管Ⅰ（101）的栅极节点；所述节点E为NMOS晶体管Ⅰ（102）的栅极节点。

2.根据权利要求1所述的一种抗地弹效应的输出电路，其特征在于，所述的PMOS晶体管Ⅰ（101）、NMOS晶体管Ⅰ（102）为大尺寸管，所述的PMOS晶体管Ⅱ（103）、NMOS晶体管Ⅱ（104）为小尺寸管。

3.根据权利要求1所述的一种抗地弹效应的输出电路，其特征在于，所述的PMOS控制逻辑电路中的开关模块（01）包括输入分别连接于节点A和节点H，输出连接节点C的与非门NAND；输入连接节点A，输出连接节点K的反相器INV1；栅极共同连接于节点K，漏极共同连接于节点H的PMOS晶体管Ⅲ（111）和NMOS晶体管Ⅲ（112），PMOS晶体管Ⅲ（111）源极连接输出节点VOUT，NMOS晶体管Ⅲ（112）源极连接片内地G。

4.根据权利要求1所述的一种抗地弹效应的输出电路，其特征在于，所述的PMOS控制逻辑电路中的传输模块（02）包括栅极连接节点H，源级和漏极分别连接节点B和K的PMOS传输管Ⅰ（107）；栅极连接于节点H经由反相器INV2的输出，源级和漏极分别连接节点B和K的NMOS传输管Ⅰ（108）。

5.根据权利要求1所述的一种抗地弹效应的输出电路，其特征在于，所述的NMOS控制逻辑电路中的开关模块（04）包括两个输入分别连接节点D和节点J，输出连接节点C的异或门NOR；输入连接节点D，输出连接节点I的反相器INV3；栅极共同连接于节点I，漏极共同连接于节点J的PMOS晶体管Ⅳ（113）和NMOS晶体管Ⅳ（114），NMOS晶体管Ⅳ（114）连接输出节点VOUT，PMOS晶体管Ⅳ（113）连接片内电源V。

6.根据权利要求1所述的一种抗地弹效应的输出电路，其特征在于，所述的NMOS控制逻辑电路中的传输模块（05）包括栅极连接节点J，源级和漏极分别连接节点I和E的NMOS传输管Ⅱ（110）；栅极连接于节点J经由反相器INV4的输出，源级和漏极分别连接节点I和E的PMOS传输管Ⅱ（109）。