[发明专利]集成非极性GaN纳米线高电子迁移率晶体管及其制备方法

说明书

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种集成非极性GaN纳米线高电子迁移率晶体管及其制备方法。

背景技术

微电子集成电路与技术是现代电子信息技术迅猛发展的关键因素和核心技术。随着微电子集成技术的发展，以Si材料为主的微电子器件的集成度越来越高，器件的特征尺寸要求越来越小。当最小特征尺寸为10nm时，达到微电子器件的物理极限，莫尔定律不再成立。这是因为达到这个尺寸的纳米半导体器件，其工作机理、材料和工艺技术都不同于微电子器件。

纳电子器件被称为第三代电子器件，它使光电信息传输、储存、处理、运算和显示等方面的性能大大提高，将构成超高密度集成，是未来个人计算机、高性能计算机和自动器的基础，将是信息社会职能工具的主要组件。

发展纳米半导体器件有两种途径：一是将Si、Ge、GaAs和GaN等为主的无机半导体器件尺寸小下去，即“自上而下”技术；二是将给予无机半导体的原子、分子和有机高分子和生物学材料组装的功能器件尺寸大起来，即“自下而上”技术。但“自上而下”技术是受到刻蚀工艺分辨率、加工带来的边缘损伤和杂质污染等条件限制，导致器件的性能与理论的预期值相差甚远。而以半导体应变自组装和气-液-固（V-L-S）等为代表的所谓“自下而上”的生长技术，在制备无缺陷的纳米半导体器件方面获得了巨大成功，展示了潜在的应用前景。

但目前纳米线晶体管的集成制备还不成熟，制备高性能纳米线晶体管的方法，先是在衬底上通过气-液-固的方法生长纳米线，随后利用剥离技术将纳米线从原衬底上剥离，并用溶液稀释，形成纳米线悬浊液，进而涂覆在另一新衬底上并沉积源漏电极，最后制作栅介质层和栅电极。此制备技术将纳米线外延生长与器件制备分离，增加了工艺复杂程度。采用纳米线悬浊液涂覆的方式转移纳米线，使得纳米线排布不均、无序，且成品率较低，无法达到集成可控，批量生产的目的。

发明内容

为了解决上述技术问题，本发明的目的是提供一种排布有序可控，且能提高成品率的一种集成非极性GaN纳米线高电子迁移率晶体管及其制备方法。

本发明所采用的技术方案是：

集成非极性GaN纳米线高电子迁移率晶体管，包括衬底和位于衬底上的绝缘介质层，所述绝缘介质层上刻蚀有多个凹槽，所述多个凹槽内分别生长有异质结纳米线，所述绝缘介质层上形成有源极和漏极，所述源极和漏极分别位于异质结纳米线的两端并与分别与各异质结纳米线连接，所述源极和漏极之间形成有栅极，所述栅极与异质结纳米线之间设有栅介质层。

作为所述的集成非极性GaN纳米线高电子迁移率晶体管的进一步改进，所述异质结纳米线位于凹槽侧壁，并呈三棱柱结构。

作为所述的集成非极性GaN纳米线高电子迁移率晶体管的进一步改进，所述异质结纳米线包括纳米核芯、用于包裹纳米核芯的壳层和位于纳米核芯和凹槽侧壁的缓冲层。

作为所述的集成非极性GaN纳米线高电子迁移率晶体管的进一步改进，所述多个凹槽呈等间隔排列。

作为所述的集成非极性GaN纳米线高电子迁移率晶体管的进一步改进，所述异质结纳米线横向尺寸为500nm～3um。

作为所述的集成非极性GaN纳米线高电子迁移率晶体管的进一步改进，所述异质结纳米线的长度与所述凹槽侧壁的长度相同。

作为所述的集成非极性GaN纳米线高电子迁移率晶体管的进一步改进，所述栅介质层为由二氧化硅、氮化硅或high-K 介质材料中任意一种材料所构成的单层结构，或者是由二氧化硅、氮化硅或high-K 介质材料中任意几种材料所构成的多层结构。

集成非极性GaN纳米线高电子迁移率晶体管制备方法，包括以下步骤：

A、提供图形化半导体衬底结构，所述半导体衬底结构包括衬底和位于衬底上的绝缘介质层；

B、在绝缘介质层上刻蚀形成多个凹槽；

C、在各凹槽侧壁上外延生长形成异质结纳米线；

D、在位于异质结纳米线两侧的绝缘介质层上形成源极和漏极，并使源极和漏极均分别与各异质结纳米线连接；

E、在源极和漏极之间形成栅极结构，所述栅极结构包括栅极和位于栅极与异质结纳米线之间的栅介质层。

作为所述的集成非极性GaN纳米线高电子迁移率晶体管制备方法的进一步改进，所述步骤B包括：

B1、在绝缘介质层表面涂上光刻胶层；

B2、在光刻胶层上定义凹槽图形；

B3、对绝缘介质层进行湿法刻蚀；

B4、去除剩余的光刻胶；

B5、湿法刻蚀凹槽底面和凹槽侧壁。