[发明专利]像素电路及其像素电压调整方法

权利要求书

1.一种像素电路，包含：

一第一子像素，包含：

一第一晶体管；包含：

一第一端，电性耦接于一数据线；

一控制端，电性耦接于一扫描线；以及一第二端；

一第一电容单元，电性耦接于该第一晶体管的该第二端以及一共用电极单元之间；

一第二子像素；包含：

一第二晶体管；包含：

一第一端，电性耦接于该数据线；

一控制端，电性耦接于该扫描线；以及一第二端；

一第二电容单元，电性耦接于该第二晶体管的该第二端以及该共用电极单元之间；

一电压调整电路，电性耦接于该第二晶体管的该第二端以及该共用电极单元。

2.如权利要求1所述的像素电路，其特征在于，该电压调整电路未与该扫描线电性耦接。

3.如权利要求1所述的像素电路，其特征在于，该第二电容单元与该第二晶体管的该第二端耦接于一第一节点，该第一节点具有一第一像素电压，其中，该电压调整电路由该第一像素电压导通以调整该第一像素电压。

4.如权利要求1所述的像素电路，其特征在于，该电压调整电路包含：

一第一电容，包含：

一第一端，电性耦接于该第二晶体管的该第二端；以及

一第二端；

一第三晶体管，包含：

一第一端，电性耦接于该第一电容的该第二端；

一控制端，电性耦接于该第二晶体管的该第二端；以及

一第二端，电性耦接于该共用电极单元。

5.如权利要求4所述的像素电路，其特征在于，该第二晶体管的该第二端与该第二电容单元电性耦接于一第一节点，该第一节点具有一第一像素电压，其中，当该第一像素电压为高位准电压时，该第三晶体管由该第一像素电压导通，借使该第一像素电压通过该第一电容及该第三晶体管对该共用电极单元进行放电。

6.如权利要求5所述的像素电路，其特征在于，该第一晶体管的该第二端与该第一电容单元电性耦接于一第二节点，该第二节点具有一第二像素电压，其中，该第一像素电压的电压值与该第二像素电压的电压值不相等。

7.如权利要求4所述的像素电路，其特征在于，该电压调整电路更包含：

一第二电容，包含：

一第一端，电性耦接于该第二晶体管的该第二端；以及

一第二端；

一第四晶体管，包含：

一第一端，电性耦接于该第二电容的该第二端；

一控制端，电性耦接于该第三晶体管的该第二端；以及

一第二端，电性耦接于该共用电极单元。

8.如权利要求7所述的像素电路，其特征在于，该第二晶体管的该第二端与该第二电容单元电性耦接于一第一节点，该第一节点具有一第一像素电压，其中，当该第一像素电压为低位准电压时，该第三晶体管由该第一像素电压关闭，而该第四晶体管由该共用电极单元所提供的共用电压导通，借使该共用电极单元通过该第二电容及该第四晶体管对该第一节点进行充电。

9.如权利要求8所述的像素电路，其特征在于，该第一晶体管的该第二端与该第一电容单元电性耦接于一第二节点，该第二节点具有一第二像素电压，其中，该第一像素电压的电压值与该第二像素电压的电压值不相等。

10.如权利要求1所述的像素电路，其特征在于，该共用电极单元包含一第一共用电极以及一第二共用电极。

11.如权利要求10所述的像素电路，其特征在于，该电压调整电路是电性耦接于该第二晶体管的该第二端以及该第二共用电极之间。

12.如权利要求10所述的像素电路，其特征在于，该第一电容单元包含一第一像素电容以及一第一储存电容，该第二电容单元包含一第二像素电容以及一第二储存电容，其中，该第一像素电容及该第二像素电容电性耦接于该第一共用电极，该第一储存电容及该第二储存电容电性耦接于该第二共用电极。