[发明专利]PMOS四相电流源开关驱动电路

权利要求书

1.一种PMOS四相电流源的开关驱动电路,其特征在于，包括信号产生电路(1)、一级锁存电路(2)、二级锁存电路(3)、通路控制电路(4)和交叉点调整电路(5)；

所述信号产生电路(1)，产生四相开关信号并输出至一级锁存电路(1)和通路控制电路(4)；

所述一级锁存电路(2)，包括宽长比相同的四个低电位锁存器NL，用于对信号产生电路(1)输出的四相开关信号延迟后输出至二级锁存电路(3)及交叉点调整电路(5)；

所述二级锁存电路(3)，对一级锁存电路(2)输出的一次延迟后的四相开关信号再一次延迟后输出至通路控制电路(4)；

所述通路控制电路(4)，产生通路控制信号并输出至交叉点调整电路(5)；

所述交叉点调整电路(5)，包括宽长比相同的八个三态门TP，连接在四个低电位锁存器NL的输出端之间，用于利用通路控制电路(4)输出的通路控制信号控制八个三态门的工作状态，对四个低电位锁存器NL输出的一次延迟后的四相开关信号进行调整，以降低该四相开关信号的翻转交叉点，并输出至外部的PMOS四相电流源；

每个三态门TP的宽长比至少为每个低电位锁存器NL宽长比的二倍。

2.根据权利要求1所述PMOS四相电流源的开关驱动电路,其特征在于信号产生电路(1)，包括第一与非门NAND1、第二与非门NAND2、第三与非门NAND3和第四与非门NAND4；

所述第一与非门NAND1，其两个输入端分别输入正数字信号D与正时钟信号CLK，其输出端输出四相开关信号的第一路信号A1；

所述第二与非门NAND2，其两个输入端分别输入正数字信号D与负时钟信号其输出端输出四相开关信号的第二路信号A2；

所述第三与非门NAND3，其两个输入端分别输入负数字信号与正时钟信号CLK，其输出端输出四相开关信号的第三路信号A3；

所述第四与非门NAND4，其两个输入端分别输入负数字信号与负时钟信号其输出端输出四相开关信号的第四路信号A4。

3.根据权利要求1所述PMOS四相电流源的开关驱动电路,其特征在于所述四个低电位锁存器NL，其连接关系如下，

第一低电位锁存器NL1，其输入端输入四相开关信号的第一路信号A1，其时钟控制端输入锁存时钟信号LCLK，其输出端输出延迟的四相开关信号的第一路信号B1；

第二低电位锁存器NL2，其输入端输入四相开关信号的第二路信号A2，其时钟控制端输入锁存时钟信号LCLK，其输出端输出延迟的四相开关信号的第二路信号B2；

第三低电位锁存器NL3，其输入端输入四相开关信号的第三路信号A3，其时钟控制端输入锁存时钟信号LCLK，其输出端输出延迟的四相开关信号的第三路信号B3；

第四低电位锁存器NL4，其输入端输入四相开关信号的第四路信号A4，其时钟控制端输入锁存时钟信号LCLK，其输出端输出延迟的四相开关信号的第四路信号B4。

4.根据权利要求1所述PMOS四相电流源的开关驱动电路,其特征在于二级锁存电路(3)，包括第一高电位锁存器PL1、第二高电位锁存器PL2、第三高电位锁存器PL3和第四高电位锁存器PL4；

所述第一高电位锁存器PL1，其输入端输入延迟的四相开关信号的第一路信号B1，其时钟控制端输入锁存时钟信号LCLK，其输出端输出二次延迟的四相开关信号的第一路信号C1；

所述第二高电位锁存器PL2，其输入端输入延迟的四相开关信号的第二路信号B2，其时钟控制端输入锁存时钟信号LCLK，其输出端输出二次延迟的四相开关信号的第二路信号C2；

所述第三高电位锁存器PL3，其输入端输入延迟的四相开关信号的第三路信号B3，其时钟控制端输入锁存时钟信号LCLK，其输出端输出二次延迟的四相开关信号的第三路信号C3；

所述第四高电位锁存器PL4，其输入端输入延迟的四相开关信号的第四路信号B4，其时钟控制端输入锁存时钟信号LCLK，其输出端输出二次延迟的四相开关信号的第四路信号C4。