[发明专利]通过执行替代生长制程形成FINFET半导体装置的替代鳍片的方法

说明书

技术领域

本发明通常涉及FET(场效应晶体管)半导体装置的制造，尤其涉及用以形成FinFET(鳍式场效应晶体管)半导体装置的基本无缺陷的替代鳍片的各种替代生长方法。

背景技术

制造例如CPU(中央处理单元)、储存装置、ASIC(application specific integrated circuits；专用集成电路)等先进集成电路需要依据特定的电路布局在给定的芯片面积上形成大量电路元件，其中，金属氧化物场效应晶体管(MOSFET或FET)代表一种重要类型的电路元件，其基本确定集成电路的性能。传统的场效应晶体管为平面装置，通常包括源区(source region)、漏区(drain region)、位于该源区与该漏区之间的沟道区(channel region)以及位于该沟道区上方的栅极电极(gate electrode)。通过控制施加于该栅极电极的电压来控制流过该场效应晶体管的电流。例如，对于NMOS装置，如果没有电压施加于栅极电极，则没有电流流过该NMOS装置(忽略不想要的漏电流，该漏电流较小)。但是，当在栅极电极上施加适当的正电压时，该NMOS装置的沟道区变为导电，从而允许电流经该导电沟道区在源区与漏区之间流动。

为提升场效应晶体管的操作速度并增加集成电路装置上的场效应晶体管的密度，多年来，装置设计人员已大幅降低了场效应晶体管的物理尺寸。更具体而言，场效应晶体管的沟道长度已被显着缩小，从而提升了场效应晶体管的开关速度并降低了场效应晶体管的操作电流及电压。不过，缩小场效应晶体管的沟道长度也降低了源区与漏区之间的距离。在一些情况下，这样缩小源区与漏区之间的隔离使有效抑制源区与沟道的电位不受漏区的电位的不利影响变得困难。这有时被称作短沟道效应，其中，作为主动开关的场效应晶体管的特性劣化。

与平面场效应晶体管相比，3D装置例如FinFET装置为三维结构。图1A显示形成于半导体衬底B上方的示例现有技术FinFET半导体装置A的立体图。装置A包括三个示例鳍片(fin)C、栅极结构D、侧间隙壁E以及栅极覆盖层F。栅极结构D通常由绝缘材料层(未图示)，例如高k绝缘材料层，以及充当装置A的栅极电极的一个或多个导电材料层组成。在该示例中，鳍片C由衬底鳍片部分C1以及替代鳍片材料部分C2组成。衬底鳍片部分C1可由硅制成，也就是与衬底相同的材料，而替代鳍片材料部分C2可由与衬底材料不同的材料制成，例如硅锗。鳍片C具有三维配置：高度H、宽度W以及轴向长度L。轴向长度L与装置A操作时在装置A中的电流行进的方向对应。由栅极结构D覆盖的鳍片C的部分是FinFET装置A的沟道区。在传统的流程中，通过执行一个或多个外延生长制程可增加位于间隙壁E的外部(也就是装置A的源/漏区中)的鳍片C的部分的尺寸甚至将其合并在一起(图1A中未图示)。增加装置A的源/漏区中的鳍片C的尺寸或对其合并的制程经执行以降低源/漏区的电阻和/或更易于建立与源漏区的电性接触。

在FinFET装置A中，栅极结构D包围鳍片C的全部或部分的两侧及上表面以形成三栅极结构，从而使用具有三维结构而非平面结构的沟道。在一些情况下，在鳍片C的顶部设置绝缘覆盖层，例如氮化硅，且该FinFET装置仅有双栅极结构(仅侧壁)。与平面场效应晶体管不同，在FinFET装置中，沟道垂直于半导体衬底的表面形成，以缩小该半导体装置的物理尺寸。另外，在FinFET中，装置的漏区的结电容大大降低，这往往显着降短沟道效应。当在FinFET装置的栅极电极上施加适当的电压时，鳍片C的表面(以及接近该表面的内部)，也就是鳍片中垂直取向侧壁以及顶部上表面，形成有助于电流传导的表面反型层或体反型层。在FinFET装置中，“沟道-宽度”经估计约为两倍的垂直的鳍片-高度加上鳍片的顶部表面的宽度(也就是鳍片宽度)。在与平面晶体管装置的占用面积(footprint)相同的占用面积中可形成多个鳍片。因此，对于给定的制图空间(plot space)(或占用面积(foot-print))，与平面晶体管装置相比，FinFET装置往往能够产生显着更高的驱动电流密度。另外，由于FinFET装置上的“鳍形(fin)”沟道的优越栅极静电控制，因此与平面场效应晶体管的漏电流相比，在装置“关闭”以后，FinFET装置的漏电流显着降低。总之，与平面场效应晶体管的结构相比，FinFET装置的三维结构是优越的MOSFET结构，尤其是在20纳米及20纳米以下的CMOS技术节点中。