[发明专利]用于改进的RRAM可靠性的金属线连接件、包括它的半导体布置及其制造方法

说明书

优先权要求和交叉引用

本申请要求于2013年12月27日提交的美国临时申请第61/921148号的权益。

技术领域

本发明涉及具有电阻式随机存取存储器的集成电路器件、制造这些器件的方法和操作这些器件的方法。

背景技术

电阻式随机存取存储器(RRAM)具有简单的结构、低工作电压、高速、良好耐久性以及CMOS工艺兼容性。RRAM是为传统的闪速存储器提供小尺寸替代的最具前景的替代方式并且正在寻求在诸如光盘和非易失性存储器阵列的器件中的广泛应用。

RRAM单元将数据存储在材料层内，可以诱导材料层经历相变。可以在所有的或部分的层内诱导相变以在高电阻状态和低电阻状态之间进行切换。电阻状态可以被查询并解释为表示“0”或“1”。

在典型的RRAM单元中，数据存储层包括非晶金属氧化物。在施加足够的电压后，则金属桥被诱导为形成在整个数据存储层上，这产生低电阻状态。可以使金属桥断裂，并且通过施加使所有或部分的金属结构熔化或分解的短高电流密度脉冲来恢复高电阻状态。数据存储层迅速冷却并且保持在高电阻状态直到再次诱导低电阻状态。通常在前段制程(FEOL)处理之后形成RRAM单元。在典型的设计中，在一对金属互连层之间形成RRAM单元的阵列。

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种集成电路器件，包括：RRAM单元的阵列；位线的阵列，连接至所述RRAM单元的阵列，每条所述位线具有第一截面面积；以及源极线的阵列，用于所述RRAM单元的阵列，每条所述源极线具有第二截面面积；其中，所述第二截面面积大于所述第一截面面积；以及所述源极线和所述位线配置为运载用于使所述RRAM单元置位和复位的电流。

在上述集成电路器件中，还包括：晶体管的阵列，与所述RRAM单元一一对应，所述晶体管包括源极区、漏极区和栅电极；其中，所述源极区连接至所述源极线；以及所述漏极区连接至所述RRAM单元。

在上述集成电路器件中，还包括：字线的阵列，配置为用于寻址所述RRAM单元；其中，所述字线连接至所述栅电极。

在上述集成电路器件中，还包括：衬底；多个金属互连层，位于所述衬底之上的多个高度处；其中，所述RRAM单元的阵列位于两个所述金属互连层之间；所述源极线位于所述衬底之上的比所述RRAM单元的阵列更高的金属互连层中；所述位线位于所述衬底之上的比所述RRAM单元的阵列更高的金属互连层中；以及所述字线位于所述衬底之上的没有所述RRAM单元的阵列高的金属互连层中。

在上述集成电路器件中，还包括：衬底；多个金属互连层，位于所述衬底之上的多个高度处；其中，所述RRAM单元的阵列位于两个所述金属互连层之间；以及所述源极线位于所述衬底之上的比所述RRAM单元的阵列更高的金属互连层中。

在上述集成电路器件中，其中：所述位线连接至所述RRAM单元的顶电极；以及所述位线位于所述衬底之上的比所述RRAM单元的阵列更高的金属互连层中。

在上述集成电路器件中，其中：所述源极线位于形成有所述位线的所述金属互连层之上的金属互连层中。

在上述集成电路器件中，其中，至少两个金属互连层形成在所述RRAM单元的阵列下方。

在上述集成电路器件中，还包括：晶体管的阵列，形成在所述金属互连层下方的所述衬底上，所述晶体管包括源极区、漏极区和栅电极；其中，所述晶体管的源极区连接至所述源极线；以及所述晶体管的漏极区连接至所述RRAM单元的底电极。

在上述集成电路器件中，其中，至少四个金属互连层形成在所述RRAM单元的阵列下方。

在上述集成电路器件中，还包括：衬底，具有表面；以及多个金属互连层，位于所述衬底的表面之上；其中，所述RRAM单元的阵列位于两个所述金属互连层之间；所述RRAM单元包括顶电极、底电极和位于所述顶电极和所述底电极之间的RRAM介电层；所述位线连接至所述顶电极；所述底电极连接至位于所述衬底的表面上的第一接触件；以及所述源极线连接至位于所述衬底的表面上的第二接触件。

在上述集成电路器件中，其中，所述源极线位于所述衬底的表面之上的比所述RRAM单元的阵列更高的金属互连层中。

在上述集成电路器件中，其中，所述源极线位于所述衬底的表面之上的比所述位线更高的金属互连层中。