[发明专利]半导体存储器装置

说明书

一种半导体存储器装置，包括：包括多个锁存器的锁存部，被配置成储存测试数据；控制信号发生部，被配置成响应于锁存器地址信号和第一数据输出模式信号而产生数据输出模式选择信号；以及输出电路，被配置成根据训练使能信号来操作以及响应于锁存器选择信号、数据输出模式选择信号和第二数据输出模式信号而产生通过所述多个锁存器中的每个锁存器输出的测试数据的至少子集。

相关申请的交叉引用

本申请要求在2013年11月29日向韩国知识产权局提交的申请号为10-2013-0147081的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

各种实施例总体而言涉及一种集成电路装置，并且更具体地涉及一种半导体存储器装置。

背景技术

半导体存储器装置通常包括核心区和执行数据输入/输出操作的外围区。当半导体存储器装置被置于正常操作模式时，半导体存储器装置响应于写入命令而储存作为输入所接收的数据，以及响应于读取命令而将储存在半导体存储器装置的数据取回用于输出。

在一些情况下，半导体存储器装置可以被配置成被置于测试操作模式。当半导体存储器装置被置于测试操作模式时，半导体装置通常执行与写入操作读取操作有关的测试操作。

发明内容

在一个实施例中，半导体存储器装置可以包括：包括多个锁存器的锁存部，被配置成储存测试数据；控制信号发生部，被配置成响应于锁存地址信号和第一数据输出模式信号而产生数据输出模式选择信号；以及输出电路，被配置成根据训练使能信号来操作以及响应于锁存器选择信号、数据输出模式选择信号以及第二数据输出模式信号来产生通过多个锁存器中的每个锁存器所输出的测试信号的至少子集。

在一个实施例中，半导体存储器装置可以包括：包括多个锁存器的锁存器部，被配置成储存测试数据；控制信号发生部，被配置成响应于锁存器选择信号而从多个锁存器中选择一个锁存器的输出测试数据并且输出共同模式信号；以及输出电路，被配置成响应于锁存器选择信号、来自多个锁存器中的每个锁存器的输出数据、第一数据输出模式信号和第二数据输出模式信号而输出从多个锁存器中的每个锁存器接收的测试数据的至少子集。

附图说明

图1是包括有一个实施例的训练单元的半导体存储器装置的配置图；

图2是图1中示出的训练单元的一个实施例的配置图；

图3是用于解释图1中示出的训练单元中的读取操作的时序图；

图4至图7是用于解释根据图1中示出的训练单元的输出模式的数据输出形式的示意图；

图8是用于应用至半导体装置的训练单元的输出控制部的一个实施例的示意图；

图9是解释用于一个实施例的输出控制部的数据输出模式选择信号的产生概念的示意图；

图10A至图10C是图8中示出的控制信号发生部的实例的示意图；

图11A至图11D是图8中示出的第一输出部至第四输出部的实例的示意图；

图12是图8中示出的输出电路的实例的示意图；

图13是用于应用至半导体装置的训练单元的输出控制部的一个实施例的示意图；

图14A至图14D是图13中示出的控制信号发生部和第一输出部至第四输出部的实例的示意图；以及

图15是图13中示出的输出电路的实例的示意图。

具体实施方式

将参见附图来详细描述半导体存储器装置的各种实施例。