[发明专利]具有自我补偿功能的栅极驱动电路

说明书

技术领域

本发明涉及液晶技术领域，尤其涉及一种具有自我补偿功能的栅极驱动电路。

背景技术

GOA(Gate Driver on Array，阵列基板行驱动)技术是将作为栅极开关电路的TFT(Thin Film Transistor，薄膜场效应晶体管)集成于阵列基板上，从而省掉原先设置在阵列基板外的栅极驱动集成电路部分，从材料成本和工艺步骤两个方面来降低产品的成本。GOA技术是目前TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜场效应晶体管液晶显示器)技术领域常用的一种栅极驱动电路技术，其制作工艺简单，具有良好的应用前景。GOA电路的功能主要包括：利用上一行栅线输出的高电平信号对移位寄存器单元中的电容充电，以使本行栅线输出高电平信号，再利用下一行栅线输出的高电平信号实现复位。

请参阅图1，图1为目前常采用的栅极驱动电路架构示意图。包括：级联的多个GOA单元，按照第N级GOA单元控制对显示区域第N级水平扫描线G(N)充电，该第N级GOA单元包括上拉控制模块1’、上拉模块2’、下传模块3’、第一下拉模块4’(Key pull-down part)、自举电容模块5’、及下拉维持模块6’(Pull-down holding part)。所述上拉模块2’、第一下拉模块4’、自举电容模块5’、下拉维持电路6’分别与第N级栅极信号点Q(N)和该第N级水平扫描线G(N)电性连接，所述上拉控制模块1’与下传模块3’分别与该第N级栅极信号点Q(N)电性连接，所述下拉维持模块6’输入直流低电压VSS。

所述上拉控制模块1’包括第一薄膜晶体管T1’，其栅极输入来自第N-1级GOA单元的下传信号ST(N-1)，漏极电性连接于第N-1级水平扫描线G(N-1)，源极电性连接于该第N级栅极信号点Q(N)；所述上拉模块2’包括第二薄膜晶体管T2’，其栅极电性连接该第N级栅极信号点Q(N)，漏极输入第一高频时钟信号CK或第二高频时钟信号XCK，源极电性连接于第N级水平扫描线G(N)；所述下传模块3’包括第三薄膜晶体管T3’，其栅极电性连接该第N级栅极信号点Q(N)，漏极输入第一高频时钟信号CK或第二高频时钟信号XCK，源极输出第N级下传信号ST(N)；所述第一下拉模块4’包括第四薄膜晶体管T4’，其栅极电性连接第N+1级水平扫描线G(N+1)，漏极电性连接于第N级水平扫描线G(N)，源极输入直流低电压VSS；第五薄膜晶体管T5’，其栅极电性连接第N+1级水平扫描线G(N+1)，漏极电性连接于该第N级栅极信号点Q(N)，源极输入直流低电压VSS；所述自举电容模块5’包括自举电容Cb’；所述下拉维持模块6’包括：第六薄膜晶体管T6’，其栅极电性连接第一电路点P(N)’，漏极电性连接第N级水平扫描线G(N)，源极输入直流低电压VSS；第七薄膜晶体管T7’，其栅极电性连接第一电路点P(N)’，漏极电性连接该第N级栅极信号点Q(N)，源极输入直流低电压VSS；第八薄膜晶体管T8’，其栅极电性连接第二电路点K(N)’，漏极电性连接第N级水平扫描线G(N)，源极输入直流低电压VSS；第九薄膜晶体管T9’，其栅极电性连接第二电路点K(N)’，漏极电性连接该第N级栅极信号点Q(N)，源极输入直流低电压VSS；第十薄膜晶体管T10’，其栅极输入第一低频时钟信号LC1，漏极输入第一低频时钟信号LC1，源极电性连接第一电路点P(N)’；第十一薄膜晶体管T11’，其栅极输入第二低频时钟信号LC2，漏极输入第一低频时钟信号LC1，源极电性连接第一电路点P(N)’；第十二薄膜晶体管T12’，其栅极输入第二低频时钟信号LC2，漏极输入第二低频时钟信号LC2，源极电性连接第二电路点K(N)’；第十三薄膜晶体管T13’，其栅极输入第一低频时钟信号LC1，漏极输入第二低频时钟信号LC2，源极电性连接第二电路点K(N)’；第十四薄膜晶体管T14’，其栅极电性连接该第N级栅极信号点Q(N)，漏极电性连接第一电路点P(N)’，源极输入直流低电压VSS；第十五薄膜晶体管T15’，其栅极电性连接该第N级栅极信号点Q(N)，漏极电性连接第二电路点K(N)’，源极输入直流低电压VSS；其中，第六薄膜晶体管T6’与第八薄膜晶体管T8’负责非作用期间维持第N级水平扫描线G(N)的低电位，第七薄膜晶体管T7’与第九薄膜晶体管T9’负责非作用期间维持第N级栅极信号点Q(N)的低电位。