[发明专利]适应性元件混洗器

说明书

背景技术

执行信号处理的系统或电路可用于各种应用，例如音频/视频处理、电信收发器等。信号处理系统可以执行不同类型的处理，诸如滤波、变换、合并等。信号处理系统可以通过使用模拟-数字转换器(ADC)和数字-模拟转换器(DAC)在模拟形式和数字形式之间转换信号。为了提高速度和/或准确性，信号处理系统可每个包括多个处理器元件，每一个处理元件被配置为执行相似的信号处理功能，以及多个处理元件可并联和/或串联互相连接。这也可以减少设计信号处理系统的成本，因为所述多个处理元件可以在设计中被复制，而无需设计和模拟每个元件。

然而，即使在信号处理系统中重复设计多个处理元件，但由于制造中的变化，处理元件的性能特征中的一些误匹配可能是不可避免的。元件的误匹配可导致输出信号的失真。例如，ΔΣADC中的一个主要失真源是ΔΣADC的内部DAC中的元件不匹配。为了减少元件误匹配所造成的失真，信号处理系统中的处理元件可以进行周期性地“混洗”。也就是说，信号处理系统可以周期性地重新路由的处理元件的信号通道/路径配置，以便处理元件相对其之前位置占据信号处理路径中的不同位置。当元件元素随时间的推移进行混洗而该信号处理系统操作时，由于元件误匹配的失真可进行补偿。但是，元件混洗方案可引入其他的元件活动，这可引入噪声并从而可降低信号处理系统的信号-噪声比(SNR)。

因此，需要一种改进的信号处理系统，可以减少由于元件误匹配的失真，并同时尽量减少由于元件混洗的噪音。

附图说明

图1示出了根据本公开的一个实施例的系统的简化框图。

图2示出了根据本公开的一个实施例的系统的简化框图。

图3示出了根据本公开的一个实施例的基于信号幅度的混洗操作的时序图。

图4示出了根据本公开的一个实施例的方法。

具体实施方式

根据图1所示的本发明的示例性实施例，系统100可包括检测器110、控制器120、混洗器130和处理器140。检测器110可检测信号112。控制器120可基于该信号112控制混洗器130。混洗器130可基于信号112混洗处理器140的多个处理元件144.1-144.N的输入端的多个信道142.1-142.N。处理器140可根据由混洗器130配置的多个信道142.1-142.N处理信号112。

该混洗器130可以基于信号112的幅度或频率混洗在处理器140的多个处理元件144.1-144.N的多个信道142.1-142.N，使得在每次混洗后，处理元件144.1-144.N中的至少一个相对于混洗之前占据处理器140的信号处理路径中的不同位置。在确定该信号112的幅度大于或等于第一阈值之后，控制器120可控制混洗器130开始混洗。控制器120可在确定该信号112的幅度在第一时期大于或等于第一阈值之后控制混洗器130开始混洗，并且在确定信号112的幅度在第二时期小于第一阈值后可关闭混洗。

该混洗器130可包括由控制器120控制的多个开关，以混洗信道142.1-142.N。信号处理路径中的处理元件144.1-144.N的位置可表示关联每个处理元件144.1-144.N的比特顺序(例如，数字信号的较高或较低顺序位)、关联于每个处理元件144.1-144.N的处理的序列顺序，等等。例如，图1中的数字信号可以有N个比特，每个比特可以与特定的处理单元144.1-144.N相关联，而混洗器130可以混洗通道142.1-142.N以在每次混洗后重新配置处理元件144.1-144.N关联于不同的位。

可选地，系统100可包括其他部件，例如加法器150以整合或合并多个信道。在图1中，处理元件144.1-144.N被描绘为DAC。然而，其它类型的处理元件和配置也可以用于实施系统100中的不同信号处理功能。例如，处理器140可包括多个ADC作为级联配置中的处理元件，每个ADC处理元件输出到下个ADC处理元件的输入。处理元件144.1-144.N可包括取样与保持电路、ADC、DAC或过滤器。

控制器120可控制混洗器130以在确定该信号112的幅度在第一时间段为第一阈值和第二阈值之间之后第一频率进行混洗，并在确定在第三时间段该信号112的幅度大于或等于第二阈值之后以第二频率进行混洗。所述第一阈值可小于第二阈值。第一频率可小于第二频率。混洗器130可以第一或第二频率混洗，使得处理元件144.1-144.N的至少一个在第一或第二频率的每个时钟周期占据处理器140中的信号处理路径中的不同位置。此外，控制器120可控制混洗的频率与信号的幅度成比例的变化。