[发明专利]填沟介电层及其制作方法与应用

权利要求书

1.一种填沟介电层(gap-fillingdielectriclayer)，具有实质小于1×10²²个原子/立方厘米(atoms/cm³)的一氮含量。

2.如权利要求1所述的填沟介电层，其中该填沟介电层形成于一基材之上，并填充于该基材的至少一沟槽(trench)之中。

3.如权利要求1所述的填沟介电层，还包括二氧化硅(SiliconOxide)。

4.如权利要求1所述的填沟介电层，包括一浅沟隔离(ShallowTrenchIsolation)结构、一层间介电层(InterlayerDielectric,ILD)或二者的组合。

5.一种填沟介电层的制作方法，包括:

在一基材上沉积一含硅介电层；

对该含硅介电层进行一烘烤制作工艺；

对该含硅介电层进行一原位(in-situ)湿式处理；以及

对该含硅介电层进行一热退火制作工艺。

6.如权利要求5所述的填沟介电层的制作方法，其中沉积该含硅介电层的步骤，采用包括三硅烷胺(Trisilane,TSA)的一前驱物(precursor)来进行沉积。

7.如权利要求5所述的填沟介电层的制作方法，其中该烘烤制作工艺是在一含氧气氛(Oxygencontainingatmosphere)中进行，且具有实质介于150℃至400℃之间的一烘烤温度。

8.如权利要求7所述的填沟介电层的制作方法，其中该含氧气氛包括臭氧(Ozone,O₃)。

9.如权利要求5所述的填沟介电层的制作方法，其中该原位湿式处理包括使该含硅介电层与一含水(water)处理剂直接接触。

10.如权利要求9所述的填沟介电层的制作方法，其中该含水处理剂包括温度实质介于100℃至200℃的水蒸气。

11.如权利要求10所述的填沟介电层的制作方法，其中该水蒸气与该含硅介电层的接触时间实质介于2分钟至10分钟之间。

12.如权利要求5所述的填沟介电层的制作方法，其中该烘烤制作工艺和该原位湿式处理是在同一腔室中(Chamber)进行，且该腔室具有实质为600torr的一制作工艺压力。

13.如权利要求5所述的填沟介电层的制作方法，其中该热退火制作工艺包含实质介于150℃至400℃的一热退火温度。

14.如权利要求5所述的填沟介电层的制作方法，其中热退火后的该含硅介电层具有实质小于1×10²²个原子/立方厘米的一氮含量。

15.一种半导体元件，包括:

基材；以及

填沟介电层，位于该基材上，且具有实质小于1×10²²个原子/立方厘米的一氮含量。

16.如权利要求15所述的半导体元件，其中该基材还包括至少二沟槽用来定义至少一鳍状部(fins)，且该填沟介电层填充于该些沟槽之中。

17.如权利要求15所述之半导体元件，该填沟介电层包括二氧化硅。

18.如权利要求15所述的半导体元件，其中该填沟介电层包括一浅沟隔离结构、一层间介电层或二者的组合。

19.一种半导体元件的制作方法，包括:

提供一基材；

在该基材上沉积一含硅介电层；

对该含硅介电层进行一烘烤制作工艺；

对该含硅介电层进行一原位湿式处理；以及

对该含硅介电层进行一热退火制作工艺。

20.如权利要求19所述的半导体元件的制作方法，其中该原位湿式处理和该烘烤制作工艺在同一腔室中进行，且包括使该含硅介电层与温度实质介于100℃至200℃的水蒸气直接接触。