[发明专利]一种低温烧结V系ZnO压敏陶瓷材料及其制备方法

说明书

技术领域

本发明涉及一种低温烧结V系ZnO压敏陶瓷材料及其制备方法，属于功能陶瓷制备及应用技术领域。

背景技术

压敏陶瓷材料主要有SiC、ZnO、BaTiO₃、Fe₂O₃、SnO₂、SrTiO₃等。ZnO压敏电阻最初是在1968年由日本松下公司开发出来的，由于具有优良的非线性特性是目前应用最广、性能最好的压敏电阻陶瓷。ZnO压敏陶瓷是利用特殊的晶界结构形成背靠背的双肖特基势垒从而具备非线性的半导体瓷，而晶界结构的形成取决于掺杂物和烧结工艺。ZnO压敏陶瓷是以ZnO为主体原料，添加微量的MnO₂、Bi₂O₃、Pr₆O₁₁、Co₂O₃、Cr₂O₃、TiO₂等原料，混合成型后在高温下烧结制备而成。

目前商业化的主要有Zn-Bi系、Zn-Pr系压敏电阻，但Zn-Bi系和Zn-Pr系压敏电阻的烧结温度都在1100℃甚至更高。随着电子信息技术的快速发展，电子元器件向小型化，集成化，高可靠，长寿命等方向发展，各种类型的叠层片式电子元器件相继出现，叠层片式压敏电阻（MLV）应运而生。但现有的Bi系、Pr系压敏电阻的烧结温度较高，要在MLV的制造中实现和纯银内电极共烧（Ag的熔点961℃），必须改进掺杂体系和烧结工艺等进一步降低烧结温度，否则只能用价格昂贵的金属Pt或Pd，大大增加了MLV的生产成本。此外，在高温下Bi₂O₃还易与内电极材料Ag、Pd等发生反应，影响导电性。

申请号为201110055176.3的中国发明专利，公开了一种高性能Pr系ZnO压敏陶瓷材料及制备方法，其采用液相沉积法对纳米ZnO进行表面包覆，制备纳米复合ZnO陶瓷粉体，使各组分混合均匀，保证了微结构均匀性，一定程度上降低了烧结温度，但仍在1200℃左右，不能应用于MLV中和纯银内电极共烧。目前，对于Bi系低温烧结的研究较多，申请号为200910273178.2的中国发明专利，公开了一种在ZnO-Bi₂O₃-TiO₂系压敏电阻材料中添加铋硼玻璃的方法，将烧结温度有效降至850-950℃，但该材料掺杂元素种类较多，并且要先制得铋硼玻璃料，制备过程较复杂。申请号为201210093569.8的中国发明专利，提出用MoO₃或MoO₃与Bi₂O₃的混合物作为烧结助剂，再将微量的Sb₂O₃、B₂O₃、NiO、V₂O₅等作为改性添加剂加入ZnO中制得压敏陶瓷材料，也实现了低温烧结，但得到的材料电位梯度较高，达800V/mm，且烧结助剂采用的MoO₃与Bi₂O₃混合物需要在400—800℃进行煅烧，增加了生产成本。申请号为201310021167.1的中国发明专利，也提供了一种低温烧结的ZnO-Bi₂O₃系压敏电阻材料，烧结温度低至830—870℃，但电位梯度高达1450V/mm。申请号为201110278893.2的中国发明专利，公开了一种低压压敏电阻陶瓷材料及其制备方法，在ZnO-Bi₂O₃基础上，同时加入微量的V₂O₅、TiO₂作为改性添加剂，使得烧结温度和电位梯度都得到了显著降低，但所采用的V₂O₅和TiO₂均为纳米粉，且制备过程需采取二次球磨，最终球磨后的粉料还要在650—700℃进行预烧，生产成本高。

因此寻找合适的配方，制备出电性能优越的ZnO压敏电阻材料，可以大为降低制造叠层片式压敏电阻的成本，从而使得小型化、可靠性高的叠层片式ZnO压敏电阻具有更广阔的市场应用前景。

发明内容