[发明专利]用于描述单栅非易失存储单元的理论模型及其建立方法在审
申请号: | 201410346967.5 | 申请日: | 2014-07-21 |
公开(公告)号: | CN104123415A | 公开(公告)日: | 2014-10-29 |
发明(设计)人: | 李聪;李建成;尚靖;李文晓;王震;吴建飞;郑黎明;曾祥华;李松亭;李浩 | 申请(专利权)人: | 中国人民解放军国防科学技术大学;湖南晟芯源微电子科技有限公司 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 北京中济纬天专利代理有限公司 11429 | 代理人: | 胡伟华 |
地址: | 410073 湖*** | 国省代码: | 湖南;43 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 描述 单栅非易失 存储 单元 理论 模型 及其 建立 方法 | ||
技术领域
本发明属于微电子技术领域,涉及半导体集成电路的存储技术,具体是指与标准CMOS工艺兼容的单栅非易失存储单元。
背景技术
近年来,各种不同结构的单栅非易失存储单元被提出。这种类型的存储单元能够与标准CMOS工艺兼容,被应用在很多低成本、小容量的场合,如射频识别标签芯片以及微控制器。目前有多种机制可以对单栅非易失存储单元进行擦写,如沟道热载流子注入、Fowler-Nordheim(FN)隧穿等。FN隧穿具有低功耗、高效率的特点,因此被广泛应用。典型的单栅非易失存储单元如图1所示,包括控制管101以及隧穿管102,控制管101的源极105、漏极106以及阱103连接在一起构成控制端子,隧穿管102的源极107、漏极108以及阱104连接在一起构成隧穿端子,控制管101的栅极与隧穿管102的栅极连接在一起构成浮栅109。
对存储单元进行评估及优化需要一个精确的模型来支持,而目前通用的BSIM3V3模型并不支持FN隧穿或热载流子注入等物理机制,并且也不支持对浮栅器件的仿真,因此无法直接使用电路仿真的方法对存储单元进行仿真。目前只有通过TCAD半导体器件仿真软件进行仿真,但这种方法需要得到半导体制造工厂的具体工艺参数才能准确预测存储单元的特性,而这些参数一般很难得到,即使得到了也还是要根据实际测试结果进行校准才行。因此,为了更好的对存储单元的擦写特性进行评估,需要建立相应的理论模型。
目前国内外的研究者仍然使用传统的双栅非易失存储单元的模型来对单栅非易失存储单元进行研究,这种传统的模型如图2所示,其中Cgg_C为控制管的栅极电容,Cgg_T为隧穿管的栅极电容,C为控制端子,T为隧穿端子,FG为浮栅。该模型得到的浮栅电势VFG可表示为:
其中,CTOT=Cgg_T+Cgg_C,Qfg为浮栅上存储的电荷。这种模型没有考虑到MOS晶体管栅极电容随电压的变化关系以及平带电压的影响,这将导致较大的偏差,尤其是对于单栅结构的存储单元,无法准确评估存储单元的擦写特性,因此迫切需要提出更加准确的存储单元理论模型。
发明内容
本发明的目的是针对上述已有技术的不足,提出一种用于描述单栅非易失存储单元的理论模型,并提供了该理论模型的建立方法。
为实现上述目的,本发明在建立存储单元的理论模型时充分考虑到了MOS晶体管栅极电容随电压的变化关系,以及平带电压对MOS晶体管栅极初始电荷的影响,最终得到单栅非易失存储单元的理论模型如下:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国人民解放军国防科学技术大学;湖南晟芯源微电子科技有限公司,未经中国人民解放军国防科学技术大学;湖南晟芯源微电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410346967.5/2.html,转载请声明来源钻瓜专利网。