[发明专利]防止读取干扰的方法、存储器控制电路单元与存储装置

说明书

本发明提供一种防止读取干扰的方法、存储器控制电路单元与存储装置。本方法包括：当从主机系统接收到操作指令时，计数操作次数值，其中第一实体抹除单元被选取以执行此操作指令。本方法还包括：当操作次数值不小于操作次数门限值时，选择第二实体抹除单元，并读取此第二实体抹除单元中的数据。本方法还包括：根据从第二实体抹除单元中所读取的数据判断第二实体抹除单元是否发生数据错误。此外，若是发生数据错误，选择第三实体抹除单元，校正从第二实体抹除单元中所读取的数据以产生已校正数据并且将此已校正数据写入至第三实体抹除单元。

技术领域

本发明是有关于一种用于可复写式非易失性存储器模块的防止读取干扰的方法、存储器控制电路单元与存储装置。

背景技术

数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器(rewritable non-volatile memory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，因此，近年可复写式非易失性存储器产业成为电子产业中相当热门的一环。例如，以快闪存储器作为存储媒体的固态硬盘(Solid-state drive)已广泛应用作为电脑主机的硬盘，以提升电脑的存取效能。

依据每个存储单元可存储的比特数，反及(NAND)型快闪存储器可区分为单阶存储单元(Single Level Cell，简称SLC)NAND型快闪存储器、多阶存储单元(Multi LevelCell，简称MLC)NAND型快闪存储器与复数阶存储单元(Trinary Level Cell，简称TLC)NAND型快闪存储器。其中SLC NAND型快闪存储器的每个存储单元可存储1个比特的数据(即，“1”与“0”)，MLC NAND型快闪存储器的每个存储单元可存储2个比特的数据并且TLC NAND型快闪存储器的每个存储单元可存储3个比特的数据。

在NAND型快闪存储器中，实体程序化单元是由排列在同一条字符线上的数个存储单元所组成。由于SLC NAND型快闪存储器的每个存储单元可存储1个比特的数据，因此，在SLC NAND型快闪存储器中，排列在同一条字符线上的数个存储单元是对应一个实体程序化单元。

相对于SLC NAND型快闪存储器来说，MLC NAND型快闪存储器的每个存储单元的浮动栅存储层可存储2个比特的数据，其中每一个存储状态(即，“11”、“10”、“01”与“00”)包括最低有效比特(Least Significant Bit，简称LSB)以及最高有效比特(Most SignificantBit，简称MSB)。例如，存储状态中从左侧算起的第1个比特的值为LSB，而从左侧算起的第2个比特的值为MSB。因此，排列在同一条字符线上的数个存储单元可组成2个实体程序化单元，其中由此些存储单元的LSB所组成的实体程序化单元称为下实体程序化单元(lowphysical page)，并且由此些存储单元的MSB所组成的实体程序化单元称为上实体程序化单元(upper physical page)。特别是，下实体程序化单元的写入速度会快于上实体程序化单元的写入速度，并且当程序化上实体程序化单元发生错误时，下实体程序化单元所存储的数据也可能因此遗失。

类似地，在TLC NAND型快闪存储器中，每个存储单元可存储3个比特的数据，其中每一个存储状态(即，“111”、“110”、“101”、“100”、“011”、“010”、“001”与“000”)包括每一个存储状态包括左侧算起的第1个比特的LSB、从左侧算起的第2个比特的中间有效比特(Center Significant Bit，简称CSB)以及从左侧算起的第3个比特的MSB。因此，排列在同一条字符线上的数个存储单元可组成3个实体程序化单元，其中由此些存储单元的LSB所组成的实体程序化单元称为下实体程序化单元，由此些存储单元的CSB所组成的实体程序化单元称为中实体程序化单元，并且由此些存储单元的MSB所组成的实体程序化单元称为上实体程序化单元。特别是，对排列在同一条字符线上的数个存储单元进行程序化时，仅能选择仅程序化下实体程序化单元或者同时程序化下实体程序化单元、中实体程序化单元与上实体程序化单元，否则所存储的数据可能会遗失。