[发明专利]多维数据随机化

说明书

本申请公开了多维数据随机化。所公开的技术提供了使用初始加扰序列的循环位移在存储器单元阵列中的多维数据随机化。使用初始加扰序列随机化寻址到数据阵列的第一行的数据，以及使用等于所述初始序列的循环移位的加扰序列随机化寻址到存储器单元阵列的每一行的数据。

背景技术

如果存储器中太多的物理接近数据位具有相同的位值并围绕具有相反值的位，数字系统中使用的某些存储器可遇到数据丢失。也就是说，如果有太多的比特在物理上接近零，对于接近零存储的一位可发生数据丢失。同样地，如果有太多位在物理上接近一，接近一存储的那些零位可发生数据丢失。为了减轻在这些类型的存储器中的数据丢失，存储器控制器可实现数据随机化，也称为“数据加扰”。该数据加扰机制使用可重复的伪随机修改以改变写入存储器的数据，并当从存储器读出时改变数据为原始数据。通过改变数据，改变一和零的混合以试图减少物理接近的相似位的数量。

发明概述

本文描述和请求的实施方式提供在存储阵列的多维中的数据随机化。在一个实施方式中，第一加扰序列用于随机化定址到存储器阵列的第一行的数据，以及第二加扰序列用于随机化定址到存储器阵列的第二相邻行的数据。第二加扰序列是第一加扰序列的循环移位。

本概述经提供以用简化形式介绍概念的选择，在下文的详细说明中进一步描述所述概念。本概述并不旨在标识所要求保护的主题的关键特征或必要特征，也不是旨在用于限制所要求保护的主题的范围。这些和各种其它特征和优点将通过阅读如下详细描述变得显而易见。

附图简述

图1示出多维随机化存储器阵列的数据的示例系统。

图2示出适合于存储多维随机化数据的示例存储器阵列。

图3示出用于随机化单级单元(SLC)存储器阵列的数据的示例加扰序列的迭代循环位移。

图4示出用于随机化多级单元(MLC)存储器阵列的数据的示例四进制加扰序列的迭代循环位移。

图5示出适合于存储多维随机化数据的示例存储器阵列。

图6示出用于多维随机化在数据阵列中数据的示例性操作。

发明详述

图1示出了以多维随机化存储单元阵列112的数据的示例系统100。系统100包括存储器控制器110，用于存储和检索在存储设备114中的数据。存储器控制器110与主机101进行通信，以接收数据用于存储在存储设备114中，并用于输出从存储设备114检索到的数据。存储设备114将从存储器控制器110接收的数据存储在存储器单元阵列112中。在一个实施方式中，存储器单元阵列112包括持有连续的、模拟值(诸如，电压或电荷)的多个模拟存储器单元。存储单元阵列112可以包括任何类型的模拟存储器单元，诸如，例如，NAND、NOR、DRAM、SRAM、MRAM、铁电RAM、磁RAM、自旋力矩转移RAM、电阻RAM、相变存储器等。存储在单元中的电荷水平和/或写入和读出单元的模拟电压或电流在本文中统称为模拟值或存储值。存储单元阵列112可以是独立的存储器阵列或存储器阵列，诸如3D NAND闪存存储器、3DNOR闪存等。

该系统100通过编程单元以承担各自的存储器状态而在存储单元阵列112的模拟存储器单元100中存储数据。存储器状态从可能电平的有限集合选择，并且每个电平对应于特定的标称存储值。例如，单级单元(SLC)可以被编程以在每个存储单元中存储两个可能状态的一个，以及2位多电平单元(MLC)可以被编程以通过将四种可能的标称存储值之一存储到单元而采用四种可能的编程电平之一。

所述存储设备114包括R/W单元116，其将用于存储在存储设备中的数据转换为模拟存储值并将它们写到存储单元中。在其它实施方式中，R/W单元116不执行转换，但提供存储值用于存储在单元中。当从存储单元阵列112读出数据时，R/W单元116将存储单元的存储值转换成具有一位或多位的分辨率的数字样本。