[发明专利]浅沟槽隔离结构的制造方法

说明书

技术领域

本发明涉及一种集成电路工艺制造技术，尤其涉及一种浅沟槽隔离结构的制造方法。

背景技术

随着半导体工艺进入深亚微米时代，0.18微米以下的元件(例如CMOS集成电路的有源区之间)大多采用浅沟槽隔离结构(STI)进行横向隔离来制作。集成电路包括许多形成在半导体衬底上的晶体管，一般来说，晶体管是通过绝缘或隔离结构而彼此间隔开。通常用来形成隔离结构的工艺是浅沟槽隔离(shallow trench isolation，简称STI)工艺。

用STI做隔离的器件，一般对STI的漏电的要求都非常高，而STI顶部边缘凹陷的形貌是影响STI边缘漏电的一个重要因素。当STI顶部边缘凹陷变深的时候，会对后期的许多工艺造成影响。例如，在进行多晶硅刻蚀的时候，由于STI顶部边缘凹陷较深，很难将凹陷内的多晶硅刻蚀干净，从而造成STI边缘漏电；在硅化物生长工艺中，如果STI顶部边缘凹陷较深，硅化物则会沿着有源区边缘往下生长，产生漏电。

浅沟槽隔离结构作为一种器件隔离技术，其具体工艺包括：参考图1，提供衬底101；参考图2，在所述衬底101上形成氮化硅层103；参考图3，形成贯穿所述氮化硅层103的开口105，所述开口105具有与界定出有源区的隔离结构对应的形状；参考图4，以包含开口105的氮化硅层103为掩模，刻蚀衬底101以形成隔离沟槽107；参考图5，在图4中隔离沟槽107和开口105内以及开口两侧的氮化硅层103表面沉积氧化硅材料109，所述氧化硅材料109填充满隔离沟槽107和开口105并覆盖开口105两侧的氮化硅层103；参考图6，通过CMP工艺去除图5中氮化硅层103上多余的氧化硅材料109；参考图7，通过湿法刻蚀工艺去除氮化硅层103，形成浅沟槽隔离结构111；参考图8，浅沟槽隔离结构111因图7中湿法刻蚀工艺导致边缘形成凹陷112。

然而，通过上述工艺形成的浅沟槽隔离结构111时，尤其是采用湿法刻蚀工艺去除氮化硅层时，易在所形成的浅沟槽隔离结构111的边缘形成较深的凹陷，导致浅沟槽隔离结构111的隔离性能不佳，包括浅沟槽隔离结构111的半导体器件易发生漏电，严重影响了包含浅沟槽隔离结构111的半导体器件的稳定性。

因此，如何减少浅沟槽隔离结构111边缘的凹陷，提高所形成浅沟槽隔离结构的隔离性能，成为本领域技术人员亟待解决的问题。

发明内容

本发明的目的是提供了一种浅沟槽隔离结构的制造方法，可以避免所形成的浅沟槽隔离结构在其边缘处出现凹槽，提高所形成半导体器件的电学性能。

为解决上述问题，本发明提供一种浅沟槽隔离结构的制造方法，包括：

步骤S01：提供一半导体衬底，且在所述衬底上形成硬质掩膜层，所述硬质掩膜层内形成暴露出所述衬底的开口；

步骤S02：采用刻蚀工艺在所述衬底中形成隔离沟槽；其中，所述隔离沟槽的底部位于所述衬底中；

步骤S03：对所述硬质掩膜层进行回刻，并在所述隔离沟槽侧壁、底部表面形成内衬层；

步骤S04：沉积隔离介质层充满所述隔离沟槽并覆盖所述硬质掩膜层的表面，并对所述隔离介质层进行平坦化工艺至剩余的硬质掩膜层的表面；

步骤S05：沿所述开口对所述隔离介质层进行回刻，使所述隔离介质层的上表面位于所述硬质掩膜层中；

步骤S06：在所述隔离介质层表面形成氧化硅层，并对氧化硅层进行刻蚀以形成氧化硅侧墙；

步骤S07：采用刻蚀工艺去除所述硬质掩膜层，以形成浅沟槽隔离结构。

优选的，所述硬质掩膜层为单层结构且厚度大于所述硬质掩膜层的材料为多晶硅、氮化硅或氮化硼其中的一种。

优选的，步骤S05中，对所述隔离介质层进行回刻的深度不小于

优选的，所述氧化硅侧墙的宽度大于

优选的，所述氧化硅侧墙的密度不小于所述隔离介质层的密度。

优选的，步骤S06中，所述氧化硅层的上表面与所述硬质掩膜层表面平齐。

优选的，所述隔离介质层的材质为氧化硅。

优选的，所述步骤S04中，采用化学气相沉积工艺将所述隔离介质层填满所述隔离沟槽并覆盖所述硬质掩膜层的表面。

优选的，所述步骤S04中，所述隔离沟槽中所述隔离介质层的上表面与所述硬质掩膜层表面平齐。

优选的，在步骤S02中，所述的刻蚀工艺为等离子刻蚀工艺。