[发明专利]利用同型结监控P型轻掺杂离子注入对准度的结构及方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种在CMOS中利用同型结来监控P型轻掺杂离子注入对准度的结构及监控方法。

背景技术

随着集成电路工艺的发展以及关键尺寸按比例缩小，各种工艺的工艺窗口越来越小，CMOS器件成为现有集成电路中重要的电子元件之一，在CMOS器件的制备过程中，对各种工艺制程的要求越来越高，比如源漏极离子注入对准度、轻掺杂离子注入对准度等；如图1所示，为经电子束扫描得到的NMOS的漏电缺陷示意图，经研究发现，NMOS产生漏电缺陷的形成原因之一是在P型轻掺杂离子注入时产生对准度偏差，从而导致在NMOS中的P型阱中注入了P型轻掺杂离子，如图1中，在正电势电子束扫描模式下，虚线框中本应为暗孔的位置显示为亮孔，这说明NMOS的P型阱中注入了P型轻掺杂离子，也即是P型轻掺杂离子注入产生对准度偏差。NMOS产生漏电缺陷将导致整个CMOS器件甚至良率失效，从而增加成本。因此，针对此P型轻掺杂离子注入对准度进行监控是十分必要的。P型轻掺杂离子注入产生对准度偏差归根到底是由于P型轻掺杂离子注入时，覆盖在NMOS的P型阱上方的光阻发生对准度偏差导致的。因此，监控P型轻掺杂离子注入对准度偏差可以通过监控该P型轻掺杂离子注入过程中的光阻对准度偏差来实现。

如图2所示，P型轻掺杂离子注入时光阻产生对准度偏差的各种情况示意图，其中，虚线表示异常位置，实线表示正常位置，可以看到，光阻发生偏差的情况包括：单一方向偏移型(图2(a))、外溢型(图2(b))、内收型(图2(c))、旋转型(图2(d))、综合性(图2(e))。目前业界都采用光学检测进行监控，但是由于分辨率的限制和实际光刻胶工艺中对准度偏差的复杂性，因而很难得到准确的监控，更重要的是，其检测结果无法与所导致的漏电问题建立直接的联系。

因此，急需能够准确地对CMOS中P型轻掺杂离子注入对准度进行实时监控的测试结构和方法，从而避免NMOS器件产生漏电而导致整个器件失效的问题发生。

发明内容

为了克服以上问题，本发明旨在提供一种CMOS中利用同型结的特性来监控P型轻掺杂离子注入对准度的结构及方法，并利用P型轻掺杂离子注入时采用的光阻的对准度，来监控P型轻掺杂离子注入对准度，从而实现对P型轻掺杂离子注入对准度进行准确而有效的实时监控，避免NMOS器件的P型阱中注入P型轻掺杂离子而产生漏电。

为了实现上述目的，本发明提供了一种利用同型结监控P型轻掺杂离子注入对准度的结构，所述监控结构位于半导体衬底的非功能区域中，其中，所述监控结构包括P型轻掺杂离子注入区和光阻区，所述光阻区为不注入任何类型的轻掺杂离子的区域，其中，

所述P型轻掺杂离子注入区由P型阱-P型轻掺杂离子阱结构构成，包括：在非功能区中设置的P型阱，在所述P型阱中设置的P型轻掺杂离子阱，位于所述P型轻掺杂离子阱之间的栅极，位于所述非功能区表面的介质层，以及位于所述介质层中且对应于所述P型轻掺杂离子阱的接触孔；

所述光阻区由P型阱结构构成，包括：在非功能区中设置的P型阱，位于所述P型阱之间的栅极，位于非功能区表面的介质层，以及位于所述介质层中且对应于所述P型阱的接触孔；

在负电势电子束扫描模式下得到的电压衬度影像图中，所述P型阱-P型轻掺杂离子阱结构对应的接触孔显示为暗孔，所述P型阱结构对应的接触孔显示为亮孔。

优选地，所述光阻区与所述P型轻掺杂离子注入区相邻设置，且具有公共边。

优选地，所述监控结构中的P型阱呈若干平行的列等间距排布，所述栅极呈若干平行的行等间距排布；且所述栅极所在的行与所述P型阱所在的列呈正交分布；

所述光阻区中，所述栅极之间仅为P型阱；所述P型轻掺杂离子注入区中，所述栅极之间设置有P型阱及P型轻掺杂离子阱。

进一步的，所述光阻区的图形为一内角为30度的直角三角形，所述P型轻掺杂离子注入区的图形与所述光阻区的图形全等，且所述光阻区的图形的斜边与所述P型轻掺杂离子注入区的图形的斜边相重合设置；所述P型阱之间的间距为所述栅极之间的间距的3^1/3，且所述P型阱的宽度为所述栅极的宽度的3^1/3。

本发明还提供了一种利用同型结对P型轻掺杂离子注入对准度进行监控的方法，其包括监控结构的制备和电子束扫描两个过程，其中，

所述监控结构的制备包括：

步骤S01：提供一个半导体衬底的非功能区，并在所述非功能区中设置P型轻掺杂离子注入区和光阻区；

步骤S02：在所述非功能区中依次进行P型阱和栅极的制备；