[发明专利]一种产生线性调频信号的直接频率合成方法

说明书

技术领域

本发明涉及频率合成技术领域，特别涉及一种产生线性调频信号的直接频率合成方法。

背景技术

大量采用小数分频锁相环频率合成本振的工程应用中，存在对本振频率关于时间微步进线性调谐的需求，传统实现锁相环目标本振频率关于时间小数分频线性调谐的方案有两种：方案一是对目标本振信号进行小数分频反馈，与固定频率参考信号直接鉴相；方案二是增加一个独立的小数分频锁相环，通过对该锁相环VCO信号进行小数分频反馈，与固定频率参考信号鉴相，再将小数分频锁相VCO信号或其整数分频信号作为目标本振锁相环的鉴相参考信号。

两种方案，目标本振频率与小数分频比之间均为线性关系，小数分频比匀速等步进量变化即可实现目标本振频率关于时间的线性调谐。

采用目标本振频率与小数分频比之间为线性关系的频率合成技术，方案一的优点是锁相环为单环结构，设计简单故成本低，缺点是反馈环小数分频会恶化目标本振的相位噪声性能；方案二的优点是目标本振信号相位噪声性能可以得到分段优化，缺点是硬件电路复杂，成本高。

通过去除方案二中的小数分频锁相环电路，直接对其固定频率参考信号进行小数分频，将分频输出信号用作目标本振锁相环的鉴相参考信号，即可简化多环结构锁相环电路设计，又能够保持较好的本振相位噪声性能。但由于目标本振频率与小数分频比之间为倒数关系，传统的本振等间隔步进调谐设计思想在工程上实现复杂，且容易产生调制，恶化本振合成性能。

发明内容

为解决上述传统实现锁相环目标本振频率关于时间小数分频线性调谐的方案的缺点，本发明提供了一种产生线性调频信号的直接频率合成方法，摒弃等间隔步进调谐的传统思路，通过非等间隔步进调谐实现锁相本振频率关于时间的线性调谐，易于工程实现并满足应用需求。

本发明的技术方案是这样实现的：

一种产生线性调频信号的直接频率合成方法，基于一小数分频逻辑电路和一程序处理器，小数分频逻辑电路包括小数分频比运算逻辑和小数分频调制逻辑，程序处理器向小数分频逻辑电路送入小数分频数据，包括以下步骤：

步骤(a)，设置目标本振调频相关参数；

步骤(b)，在程序处理器中进行小数分频比迭代运算；

步骤(c)，通过迭代计算获取拟合样本数据并计算多项式拟合系数；

步骤(d)，每一次修改目标本振调谐相关参数，程序处理器均进行一次迭代及拟合系数运算，并将起始小数分频比数据N.F₍₀₎、步进控制时钟周期数Step_Clock_Cycles、非线性修正系数送入小数分频逻辑电路；在启动调谐后的每一个步进时钟周期数内，小数分频比运算逻辑由鉴相时钟信号驱动，小数分频逻辑电路根据非线性修正系数和记录的当前步进次数计算出步进后的小数分频比数据，当满足步进条件时送至小数分频调制逻辑中。

可选地，所述步骤(a)中，源本振参考时钟F_REF、目标本振鉴相时钟F_PD和小数分频比N.F的关系式为：

F_REF＝F_PD×N.F(1)

F_PD的调谐目标参数如下：

Freq_Start.F_PD调谐起始频率；

Freq_Stop：F_PD调谐终止频率；

SPAN：F_PD调谐频宽；

Sweep_Time：F_PD扫描时间；

其中，

SPAN＝Freq_Stop-Freq_Start(2)

由此可得F_PD的频率关于时间的调谐斜率Tune_Slope为：

Tune_Slope＝SPAN÷Sweep_Time(3)。

可选地，所述步骤(b)中，以F_PD作为小数分频逻辑电路工作时钟频率，首先确定小数分频比步进调谐的控制时钟周期数Step_Clock_Cycles，根据F_PD频率调谐分辨率Step_Freq_Max要求和调谐频率范围的最低频率数据确定Step_Clock_Cycles，如果Freq_Stop大于Freq_Start，则

Step_Clock_Cycles＝floor(Freq_Start÷Step_Freq_Max)(4)