[发明专利]集成电路变压器结构

说明书

相关申请数据

本申请涉及共同转让申请序列号13/950027(代理人卷号IN920120142US1(163-698))、13/950008(代理人卷号IN920130091US1(163-699))以及13/950557(代理人卷号IN920120202US1(163-710))，其全部与本申请同时提交并且通过引用的方式将其全部合并在此。

技术领域

本发明涉及集成电路，更具体来说涉及被配置成用于高频应用的可变匝数比的三维集成电路变压器结构。

背景技术

随着针对个人移动通信的需求增加，例如互补金属氧化物半导体(CMOS)设备之类的集成半导体设备例如可以包括电压控制振荡器(VCO)、低噪声放大器(LNA)、调谐无线电接收器电路或功率放大器(PA)。但是这些调谐无线电接收器电路、VCO、LNA和PA电路当中的每一项在其电路设计中都需要芯片上电感器组件。

与形成芯片上电感器组件相关联的几项设计考虑例如可以包括品质因数(即Q因数)、自谐振频率(f_SR)以及受到所形成的芯片上电感器占用的面积影响的成本考虑。相应地，例如CMOS射频(RF)电路设计可以特别受益于具有高Q因数、占用较小芯片面积并且具有高f_SR数值的一个或多个芯片上电感器。电感器的自谐振频率(f_SR)可以由下面的等式给出：其中L是电感器的电感数值，C可以是与电感器线圈的绕组间电容、电感器线圈的层间电容以及电感器线圈的接地平面(即芯片基板)对线圈电容相关联的电容数值。通过前面的关系，电容C的减小可以合乎期望地提高电感器的自谐振频率(f_SR)。减小线圈的接地平面对线圈电容(即金属对基板电容)并且从而减小C数值的一种方法是通过使用例如绝缘体上硅(SOI)基板之类的高电阻率半导体基板。通过具有高电阻率基板(例如>50Ω-cm)，线圈的金属(即线圈磁道)对基板电容的效应被减弱，从而可以提高电感器的自谐振频率(f_SR)。

电感器的Q因数可以由以下等式给出：其中ω是角频率，L是电感器的电感数值，R是线圈的电阻。正如从前面的关系所推导出的那样，线圈电阻的减小可以导致电感器的Q因数的合乎期望的提高。举例来说，在芯片上电感器中，通过增大线圈的绕匝宽度(即线圈磁道宽度)，可以减小R并且有利地将电感器Q因数增大到所期望的数值。在无线电通信应用中，Q因数被设定到通信电路的操作频率。举例来说，如果要求无线电接收器操作在2GHz下，则通过将电感器设计成具有大约2GHz的峰值Q频率数值可以优化接收器电路的性能。电感器的自谐振频率(f_SR)和Q因数直接相关的含义在于，通过提高f_SR，峰值Q也被提高。

从电感器类结构形成芯片上变压器。在射频(RF)电路中需要芯片上变压器以用于多项功能，其中作为几个实例包括阻抗变换、差分到单端转换并且反之亦然(平衡-不平衡转换器)、DC隔离以及带宽增强。芯片上变压器的一些性能量度可以包括耦合系数(K)、占用面积、阻抗变换因数(匝数比)、功率增益、插入损耗、效率以及功率应对能力。

发明内容

一种集成电路变压器结构包括并行层叠在不同层中的至少两个导体组。在所述至少两个导体组中形成第一螺旋磁道，所述第一螺旋磁道包括所述至少两个导体组当中的每一个之内的具有第一半径的第一绕匝以及所述至少两个导体组当中的每一个之内的具有第二半径的第二绕匝，其中第一和第二绕匝电连接。在所述至少两个导体组中形成第二螺旋磁道，所述第二螺旋磁道包括所述至少两个导体组当中的每一个之内的具有一个或多个半径的多个邻近绕匝，其在相同平面内被布置在所述至少两个导体组当中的每一个导体组中的第一和第二绕匝之间。

另一种集成电路变压器结构包括至少两个导体组，每一个导体组形成一个螺旋，所述至少两个导体组的螺旋被并行层叠在不同层中。所述螺旋包括串联连接在各层之间从而在所述至少两个导体组之内形成第一绕匝圆筒的具有第一半径的绕匝，串联连接在各层之间从而在所述至少两个导体组之内形成第二绕匝圆筒的具有第二半径的绕匝，以及串联连接在各层之间从而在所述至少两个导体组之内形成第三绕匝圆筒的具有第三半径的绕匝，其中第一和第三圆筒彼此电连接并且与第二圆筒电隔离，第二圆筒包括所述至少两个导体组当中的每一个导体组中的具有一个或多个半径的多个邻近绕匝，其在相同平面内被布置在所述至少两个导体组当中的每一个导体组中的第一和第三圆筒的绕匝之间。