[发明专利]多处理器系统的同步方法及其同步装置在审
申请号: | 201410359916.6 | 申请日: | 2014-07-25 |
公开(公告)号: | CN104102547A | 公开(公告)日: | 2014-10-15 |
发明(设计)人: | 孙彦邦;匡双鸽;钟春波;吴晓鹏 | 申请(专利权)人: | 珠海全志科技股份有限公司 |
主分类号: | G06F9/50 | 分类号: | G06F9/50;G06F15/16 |
代理公司: | 珠海智专专利商标代理有限公司 44262 | 代理人: | 林永协 |
地址: | 519080 广东省珠海市香洲*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 处理器 系统 同步 方法 及其 装置 | ||
技术领域
本发明涉及计算机技术领域,特别涉及一种多处理器系统的同步方法及其同步装置。
背景技术
在多处理器系统中,处理器通常需要进行访问共享资源或进行同步互斥操作等同步操作,需要使用硬件锁对共享资源进行保护,以保证共享资源在同一时刻只能被一个处理器访问。
在传统多处理器系统中,当处理器需要使用一个硬件锁时,处理器就会去轮询该硬件锁,当发现该硬件锁处于“可用状态0”时,就将其状态置为“锁定状态1”,同时获得该硬件锁;如果发现该硬件锁处于“锁定状态1”时,就隔一段时间再来查询这个硬件锁的状态,即不断地对该硬件锁进行轮询。在这种同步机制中,处理器对于硬件锁不断地进行轮询,操作步骤多,导致多处理器系统处理事务的效率降低,同时处理器对硬件锁的操作为“读-改-写”原子操作,与硬件锁之间进行三个来回的通信,也降低多处理器系统处理事务的效率。
发明内容
本发明的主要目的是提供一种多处理器系统的同步方法,旨在提高多处理器系统处理事务的效率。
本方明的另一目的是提供一种多处理器系统的同步装置,旨在提高多处理器系统处理事务的效率。
为了实现上述主要目的,本发明提供的多处理器系统的同步方法,该多处理器系统至少包括两个处理器,该同步方法包括:硬件锁的申请与管理步骤,同步管理装置在接收到处理器向其发送申请硬件锁的请求后,检查与该硬件锁对应的申请记录中是否有其他处理器申请该硬件锁的请求;如果没有,向该处理器发送确认信息;否则将该处理器的请求记录于申请记录中并向其发送无锁信息;操作步骤,申请硬件锁的处理器在接收到确认信息后,读取该硬件锁的状态,若该硬件锁处于可用状态,该硬件锁的状态自动从可用状态转为锁定状态,申请该硬件锁的处理器获得该硬件锁并进行同步操作;释放步骤,当申请硬件锁的处理器完成同步操作后,将占用的硬件锁的状态置为可用状态并释放该硬件锁,同时向同步管理装置发送硬件锁释放的信息;发送步骤,同步管理装置在接收到硬件锁释放的信息后,向申请记录中申请该硬件锁的处理器发送硬件锁释放的信息,并将对应的申请记录清零。
由以上方案可见,由于通过同步管理装置对硬件锁进行管理与分配,处理器不再对硬件锁进行轮询,提高多处理器系统处理事务的效率;此外,如果硬件锁处于“可用状态0”时,在处理器访问之后,其状态自动转变为“锁定状态1”,同时该处理器获得该硬件锁,在完成同步操作后,将该硬件锁的状态置为“可用状态0”,与现有“读-改-写”原子操作相比,其只需“读-写”原子操作,减少处理器与硬件锁之间的通信次数,提高多处理器系统处理事务的效率。
具体的方案为,在上述操作步骤中,如果硬件锁处于锁定状态,申请硬件锁的处理器向同步管理装置发送排队信息,同步管理装置在接收到处理器发送的排队信息后,将该处理器的请求记录于对应硬件锁的申请记录中。
由以上方案可见,处理器访问硬件锁后,发现该硬件锁处于“锁定状态1”时,通过向同步管理装置发送排队信息,从将对硬件锁的等待操作移交给同步管理装置,可以进行其他操作,无需进行轮询,提高多处理器系统处理事务的效率。
更具体的方案为,在上述操作步骤中,申请硬件锁的处理器在向同步管理装置发送排队信息后,进行处理事务队列中的待处理事务,在接收到同步管理装置发送的硬件锁释放信息并处理完毕当前事务后,再次向同步管理装置发送申请该硬件锁的请求。
由以上方案可见,这些发送排队信息的处理器通过处理事务队列中的待处理事务,从而提高多处理器系统处理事务的效率,并等待同步管理装置对硬件锁的监控信息,再进行下一次申请该硬件锁。
优选的方案为,在上述操作步骤中,申请硬件锁的处理器在接收到无锁信息后,进行处理事务队列中的待处理事务,在接收到同步管理装置发送的硬件锁释放的信息并处理完毕当前事务后,再次向同步管理装置发送申请该硬件锁的请求。
由以上方案可见,这些收到无锁信息的处理器通过处理后一待处理事务,从而提高多处理器系统处理事务的效率,并等待同步管理装置对硬件锁的监控信息,再进行下一次申请该硬件锁。
更优选的方案为,上述硬件锁包括触发器、与门及非门;触发器的输出端连接至非门的输入端,非门的输出端连接至与门的第一输入端,与门的输出端及时钟信号的输出端分别连接至触发器的两个输入端;申请硬件锁的处理器读取硬件锁的状态的动作是通过与门的第二输入端向硬件锁发送读取信号并从触发器的输出端读取硬件锁的状态信号;处理器完成同步操作后,将硬件锁的状态置为可用状态的操作是通过触发器的重置输入端触发触发器状态翻转;触发器为电平触发器或边沿触发器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于珠海全志科技股份有限公司,未经珠海全志科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410359916.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种基于纠删码的文件追加方法
- 下一篇:一种云计算环境中负载调整的方法和装置