[发明专利]一种实现待验证芯片互联的方法和装置

说明书

技术领域

本发明涉及多芯片系统的验证技术，尤指一种实现待验证芯片互联的方法和装置。

背景技术

随着集成电路技术的飞速发展，对于多芯片系统的仿真验证(下文简称验证)是必不可少的，多芯片系统的验证需求也越来越复杂。这样，在多芯片系统的验证中待验证的芯片的互联(下文简称待验证芯片互联)方面，多芯片系统的验证需求不仅要求实现待验证芯片互联，而且要求实现分析芯片间信号、在芯片间信号中注入延时和错误、生成上述操作的相关日志信息等功能(下文将这些功能统称为待验证芯片互联的高级功能)。其中，对芯片间信号的分析和生成上述操作的相关日志信息，可以增强验证的可视性，提高验证的效率，而在芯片间信号中注入延时和错误可以更真实模拟实际环境中芯片间通信的情况，提高验证的效果。

现有的实现待验证芯片互联的方法，如使用Verilog或者SystemVerilog语言实现待验证芯片互联的方法，虽然可以实现待验证芯片互联，但在实现待验证芯片互联的高级功能方面，尤其在芯片间接口为超高速接口(例如，速率达到10Gbps以上的接口)时，存在分析芯片间信号的能力、以及在芯片间信号中注入延时和错误的能力不强的问题，降低了多芯片系统的验证的效率和效果，不能很好地满足多芯片系统验证中实现待验证芯片互联的需求。

发明内容

为了解决上述技术问题，本发明提供了一种实现待验证芯片互联的方法和装置，在实现待验证芯片互联时，能够更好地实现待验证芯片互联的高级功能，从而有效提高多芯片系统的验证的效率和效果。

为了达到本发明目的，本发明公开了一种实现待验证芯片互联的方法，基于SystemC语言实现该方法，包括：

根据芯片间通信的信息的格式，分析通过PLI接口获得的多个芯片间信号中的信息，得到分析结果；

根据预先设定的配置信息，在通过PLI接口获得的多个芯片间信号中注入延时和错误，并通过PLI接口发送经注入处理后的芯片间信号；其中，配置信息为范围信息或者固定信息；

根据分析结果和注入延时和错误的相关信息，生成日志信息。

所述分析的步骤、以及所述注入的步骤是参考时钟信号进行，参考的时钟信号的频率大于或者等于芯片间接口的时钟信号的频率。

所述分析的步骤具体包括：根据芯片间通信的信息的格式，通过寄存器级操作处理和事务级建模处理，将通过PLI接口获得的多个芯片间信号即寄存级的信号转换成事务级的操作，得到所述分析结果。

所述注入的步骤具体包括：

根据所述配置信息，通过随机处理确定操作信息；其中，操作信息至少包括第一操作目标信息、延时信息、第二操作目标信息和翻转时间信息；

对第一操作目标信息显示的芯片间信号，根据延时信息通过寄存器级操作处理注入延时；

对第二操作目标信息显示的芯片间信号，根据翻转时间信息通过寄存器级操作处理注入错误；

通过PLI接口发送经注入处理后的芯片间信号。

本发明还公开了一种实现待验证芯片互联的装置，基于SystemC语言实现该装置，包括分析单元、注入单元和日志单元，其中，

分析单元，用于根据芯片间通信的信息的格式，分析通过PLI接口获得的多个芯片间信号中的信息，得到分析结果；

注入单元，用于根据预先设定的配置信息，在通过PLI接口获得的多个芯片间信号中注入延时和错误，并通过PLI接口发送经注入处理后的芯片间信号；其中，配置信息为范围信息或者固定信息；

日志单元，用于根据分析结果和注入延时和错误的相关信息，生成日志信息。

所述分析单元和所述注入单元参考时钟信号完成相应功能，参考的时钟信号的频率大于或者等于芯片间接口的时钟信号的频率。

所述分析单元具体用于：根据芯片间通信的信息的格式，通过寄存器级操作处理和事务级建模处理，将通过PLI接口获得的多个芯片间信号即寄存级的信号转换成事务级的操作，得到所述分析结果。

所述注入单元包括随机处理模块、延时注入模块、错误注入模块和发送模块，其中，

随机处理模块，用于根据所述配置信息，通过随机处理确定操作信息；其中，操作信息至少包括第一操作目标信息、延时信息、第二操作目标信息和翻转时间信息；

延时注入模块，用于对第一操作目标信息显示的芯片间信号，根据延时信息通过寄存器级操作处理注入延时；

错误注入模块，用于对第二操作目标信息显示的芯片间信号，根据翻转时间信息通过寄存器级操作处理注入错误；

发送模块，用于通过PLI接口发送经注入处理后的芯片间信号。