[发明专利]半导体器件的形成方法

说明书

技术领域

本发明涉及半导体制作领域技术，特别涉及一种半导体器件的形成方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑晶体管、存储器件和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。

在存储器件中，近年来快闪存储器(flashmemory，简称闪存)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度、易于擦除和重写等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。快闪存储器至少包括存储晶体管，还可以包括选择晶体管。

随着半导体技术发展，对快闪存储器进行更为广泛的应用，需要将快闪存储器与其他器件同时形成在一个芯片上，以形成嵌入式半导体器件。例如将快闪存储器内嵌置于中央处理器中，则需要使快闪存储器与嵌入的中央处理器平台进行兼容，并且保持原有的快闪存储器的规格及对应的电学性能。

对于嵌入式半导体器件来说，所述嵌入式半导体器件通常包括逻辑区、高压电路区、存储区，逻辑区为形成有逻辑晶体管的区域，高压电路区为形成有高压晶体管的区域，存储区为形成有存储晶体管的区域，存储区还可以形成有选择晶体管。

然而，现有技术形成的嵌入式半导体器件的电学性能有待提高。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，避免当逻辑晶体管的有源区尺寸大于存储晶体管的有源区尺寸时，对待形成逻辑晶体管的衬底造成刻蚀，提高半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供包括第一区域和第二区域的衬底，所述衬底内形成有隔离结构，所述隔离结构顶部表面高于衬底表面，第一区域相邻隔离结构之间具有第一开口，第二区域相邻隔离结构之间具有第二开口，且所述第一开口尺寸大于第二开口尺寸，在第一开口内形成有填充满所述第一开口的填充层，所述填充层顶部与第一区域隔离结构顶部齐平；形成填充满所述第二开口的浮栅导电层，所述浮栅导电层还覆盖于隔离结构顶部表面以及填充层顶部表面；采用化学机械抛光工艺，去除高于所述隔离结构表面以及填充层表面的浮栅导电层，使第二区域的隔离结构顶部表面与浮栅导电层顶部表面齐平，且第一区域和第二区域的隔离结构顶部表面齐平；去除所述填充层；在所述第一区域和第二区域隔离结构表面、以及第二区域的浮栅导电层表面形成栅间介质层；去除所述第一区域的栅间介质层，直至暴露出第一区域衬底表面。

可选的，形成所述隔离结构的工艺步骤包括：在所述第一区域和第二区域衬底表面形成第一掩膜层，所述第一掩膜层具有开口，且第一区域相邻开口之间的距离大于第二区域相邻开口之间的距离；以所述第一掩膜层为掩膜刻蚀去除部分厚度的衬底，在第一区域和第二区域衬底内形成沟槽；形成填充满所述沟槽和开口的介质层，所述介质层还位于第一掩膜层表面；去除高于第一掩膜层表面的介质层，形成隔离结构。

可选的，去除所述第二区域的第一掩膜层，保留第一区域的第一掩膜层作为填充层。

可选的，所述填充层的材料为氮化硅、氮氧化硅、氮碳化硅或碳化硅。

可选的，去除第二区域的第一掩膜层的工艺步骤包括：在所述第一区域的第一掩膜层表面形成第二掩膜层，且刻蚀工艺对第一掩膜层的刻蚀速率大于对第二掩膜层的刻蚀速率；以所述第二掩膜层为掩膜，刻蚀去除第二区域的第一掩膜层；去除所述第二掩膜层。

可选的，所述第二掩膜层的材料为氧化硅或光刻胶。

可选的，所述第一掩膜层的厚度为1000埃至2000埃，所述第二掩膜层的厚度为50埃至100埃。

可选的，采用湿法刻蚀工艺刻蚀去除第二区域的第一掩膜层，湿法刻蚀的刻蚀液体为磷酸溶液。

可选的，所述第二掩膜层的材料为氧化硅时，采用湿法刻蚀工艺刻蚀去除所述第二掩膜层，湿法刻蚀的刻蚀液体为氢氟酸溶液。

可选的，采用化学机械抛光工艺，去除第一区域部分厚度的隔离结构和填充层，使第一区域和第二区域的隔离结构顶部表面齐平。

可选的，在形成所述栅间介质层之前或之后，刻蚀去除所述填充层。

可选的，还包括步骤：在形成所述隔离结构之前，在第一区域和第二区域衬底表面形成隧穿介质层，第一掩膜层位于隧穿介质层表面。

可选的，还包括步骤：在去除第二区域的第一掩膜层后，在第二区域衬底表面形成隧穿介质层。

可选的，在形成所述栅介质层之前，还包括步骤：刻蚀去除第一区域和第二区域部分厚度的隔离结构，暴露出浮栅导电层部分侧壁。