[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中半导体器件的形成方法包括：提供包括第一区域和第二区域的衬底；在衬底内形成包括第一部分和第二部分的沟槽；在沟槽的第一部分底部和侧壁表面形成第一阻挡层，第一阻挡层捕获衬底内的点阵空位缺陷或填隙原子缺陷；在所述沟槽的第二部分底部和侧壁表面形成第二阻挡层，所述第二阻挡层捕获衬底内的点阵空位缺陷或填隙原子缺陷，且第一阻挡层和第二阻挡层捕获的缺陷类型不同；形成填充满沟槽的介质层；在第一区域衬底内形成第一阱区；在第二区域衬底内形成第二阱区，且第二阱区与第一阱区的掺杂类型相反。本发明有效的防止第一阱区内以及第二阱区内掺杂离子的扩散，使半导体器件具有良好的电隔离性能。

技术领域

本发明涉及半导体制作领域技术，特别涉及一种半导体器件及其形成方法。

背景技术

在半导体制造技术中，为了使在半导体衬底上制造的不同的半导体器件之间电隔离，通常在半导体衬底上的不同半导体器件之间形成隔离结构。

隔离结构的形成方法包括：局部氧化隔离(LOCOS)方法和浅沟槽隔离(STI：Shallow Trench Isolation)方法。浅沟槽隔离方法与其他隔离方法相比有许多优点，主要包括：浅沟槽隔离方法可以获得较窄的半导体器件隔离宽度，减少占用半导体衬底的面积同时增加器件的有源区宽度，进而提高器件的密度；浅沟槽隔离方法可以提升表面平坦度，因而在光刻时有效控制最小线宽。

采用浅沟槽隔离方法形成浅沟槽隔离结构时，浅沟槽隔离结构的浅沟槽宽度越窄，纵宽比越大，则器件有源区宽度越大，有利于提高器件的驱动电流，优化器件的电学性能。

然而，随着半导体器件朝向小型化、微型化趋势发展，采用现有技术形成的半导体器件的电学性能有待提高。

发明内容

本发明解决的问题是既阻挡第一阱区内掺杂离子向隔离结构内扩散，又阻挡层第二阱区内掺杂离子向隔离结构内扩散，防止第一阱区和第二阱区内掺杂离子浓度降低，保证半导体器件的电隔离效果。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底包括第一区域和与所述第一区域相邻接的第二区域；在所述衬底内形成沟槽，所述沟槽包括第一部分以及与所述第一部分相邻接的第二部分，其中，所述沟槽的第一部分位于第一区域衬底内，所述沟槽的第二部分位于第二区域衬底内；对所述位于第一区域的沟槽进行第一掺杂处理，在所述沟槽的第一部分底部和侧壁表面形成第一阻挡层，所述第一阻挡层捕获衬底内的点阵空位缺陷或填隙原子缺陷；对所述位于第二区域的沟槽进行第二掺杂处理，在所述沟槽的第二部分底部和侧壁表面形成第二阻挡层，所述第二阻挡层捕获衬底内的点阵空位缺陷或填隙原子缺陷，且所述第二阻挡层和第一阻挡层捕获的缺陷类型不同；形成填充满所述沟槽的介质层；对所述第一区域衬底进行第三掺杂处理，在第一区域衬底内形成第一阱区；对所述第二区域衬底进行第四掺杂处理，在第二区域衬底内形成第二阱区，且所述第二阱区与第一阱区的掺杂类型相反。

可选的，所述第一阱区为N型阱区，第二阱区为P型阱区。

可选的，所述第一阻挡层捕获衬底内的点阵空位缺陷，所述第二阻挡层捕获衬底内的填隙原子缺陷。

可选的，所述第一掺杂处理的掺杂离子为氟离子、氮离子、含氟离子或含氮离子。

可选的，所述第一掺杂处理的掺杂离子为氮离子时，第一掺杂处理的工艺参数为：离子注入能量为1kev至10kev，离子注入剂量为1E10atom/cm²至5E13atom/cm²。

可选的，所述第二掺杂处理的掺杂离子为碳离子或含碳离子。

可选的，所述第二掺杂处理的掺杂离子为碳离子时，第二掺杂处理的工艺参数为：离子注入能量为1kev至10kev，离子注入剂量为1E11atom/cm²至5E15atom/cm²。