[发明专利]一种产品通孔刻蚀缺陷的检测方法

说明书

一种产品通孔刻蚀缺陷的检测方法，首先建立被检测产品的通孔导电层测试模块，在该测试模块上沉积有相互连通的且参考被检测产品的图形结构通孔布局尺寸设计的金属线；在建立测试模块的硬掩膜刻蚀工艺中,产品中各通孔在硬掩膜层的各投影所在各区域之间有光阻进行隔离,原来连接各通孔的沟槽结构改进为不连续的沟槽结构或者通孔结构；然后进行绝缘层通孔刻蚀并在通孔中填铜和平坦化；最后应用电子束缺陷扫描仪进行检测；该方法能避免在检测刻蚀不足缺陷时的法拉第杯的影响，同时也克服了在铜平坦化后不能检测到所有通孔缺陷的问题，从而提高了通孔缺陷检测的成功率，以为工艺窗口的优化提供数据参考，为半导体在线制造与良率的提升提供保障。

技术领域

本发明涉及集成电路制造技术领域，更具体地说，涉及一种半导体集成电路产品通孔刻蚀缺陷的检测方法。

背景技术

随着集成电路工艺的发展以及关键尺寸按比例的缩小，半导体器件后段制程中铜连接通孔的刻蚀不足和通孔缺失的缺陷越来越成为集成电路发展的瓶颈之一，如先刻蚀硬掩膜再刻蚀通孔的刻蚀工艺制程，其通孔刻蚀往往受到硬掩膜层刻蚀后清洗工艺、通孔本体以及通孔刻蚀的光刻工艺的共同影响，造成通孔刻蚀不足缺陷，并对后段通孔刻蚀不足缺陷的检测是目前业界公认难题之一，通孔刻蚀不足缺陷已严重制约了半导体器件良率的提升。

在现有技术中，对后段通孔刻蚀不足缺陷的检测，目前业界的先进检测方法有两种：一是在完成刻蚀并在清洗工艺之后应用电子束缺陷扫描仪进行检查，电子束扫描仪检测的原理类似SEM(电子显微镜)的成像原理，其是通过对晶圆施加一定能量的电子束，通过电子束与晶圆表面相互作用激发二次电子，并收集和分析二次电子信号成像的方法；二是在铜填充平坦化后再做缺陷检测。

然而，本领域技术人员清楚，目前的这两种检测方法，存在以下缺点，一是在完成刻蚀并在清洗工艺之后应用电子束缺陷扫描仪进行检查时，通孔或者沉孔(刻蚀时没有打通的存在缺陷的孔)都会存在法拉第杯的影响，检测的成功率通常会很低，如图1和图2所示，图1是电子在法拉第杯中的分布示意图，图2是电场线在法拉第杯中的分布示意图，在金属层1表面依次是阻挡层2和绝缘层3，由于法拉第杯的影响，在绝缘层3中的通孔的检测成功率通常会很低；二是在铜填充平坦化后再做检测，但由于目前的通孔的刻蚀工艺如下：如图3所示，图3是原技术中硬掩膜刻蚀示意图，在单晶硅层12上依次有N阱层11、PMOS层(P型金属-氧化物-半导体层)10、金属硅化物层9、阻挡层2、绝缘层3、氧化物薄膜层4、硬掩膜层5、硅氧化物层6、抗反射层7和光阻层8；在该半导体器件的硬掩膜层的刻蚀工艺中，是先在硬掩膜层刻蚀沟槽，然后再在该沟槽中继续进行通孔刻蚀，通孔刻蚀工艺的示意图如图4所示，图4是原技术中通孔刻蚀示意图，图4所示的刻蚀工艺是在图3所示的原技术中硬掩膜刻蚀之后的通孔刻蚀工艺，在该刻蚀工艺中，通孔结构的图形尺寸小于硬掩膜刻蚀工艺中的沟槽结构的图形尺寸，并且，该刻蚀工艺中，是先在硬掩膜层刻蚀沟槽，然后再在该沟槽中继续进行通孔刻蚀，所以，在后段的填铜工艺中，沟槽和通孔中都填充有铜，所以大部分通孔会被沟槽中的铜线连接起来，导致在通孔缺陷的检测中，通孔层下方的电荷仍能通过部分的通孔传递到通孔上方，再通过沟槽中的铜线连接传递到沉孔中，所以沉孔与通孔在电子束扫描仪检测中有一样的成像，所以能够检测到的通孔不足缺陷只有3/7左右。

并且，在原来电子束扫描仪检测的模块中，起到电荷导通作用的导电层的金属线只是根据测试产品的图形结构设计的，金属线与金属线之间并没有全部连接在一起，所以影响了导电层与通孔之间的电荷的导通情况，降低了缺陷检测的敏感度。

因此，本领域的技术人员致力于开发一种产品通孔刻蚀缺陷的检测方法，以提高检测通孔刻蚀缺陷的成功率，为工艺窗口的优化提供数据参考，为半导体器件的在线制造与良率提升提供保障。

发明内容

有鉴于现有技术的上述缺陷，本发明的目的开发一种有效的产品通孔刻蚀缺陷的检测方法，以提高检测通孔刻蚀缺陷的成功率。