[发明专利]基于单片FPGA的Chirp Scaling成像方法

说明书

技术领域

本发明属于信号处理技术领域，具体涉及一种基于单片FPGA的Chirp Scaling成像方法。

背景技术

随着SAR成像技术的发展，对星载SAR分辨率的要求越来越高，原始数据的数据率急剧增大。由于图像数据的相关性远高于原始回波数据，如果能在星上进行实时成像，通过图像压缩算法可以大大降低需要传输的数据量。

目前常用的SAR成像平台有DSP、FPGA+DSP、FPGA+ASIC+DSP，其中FPGA的并行处理能力较强，适于处理不太复杂的大批量数据，DSP灵活性强，适于处理比较复杂的运算，ASIC集成度高、比较稳定，适于处理相对独立的核心模块。这三种工具协作可以完成SAR成像任务，FPGA作为主处理器，DSP和ASIC作为从处理器。然而虽然DSP能够完成复杂的运算，但是它只能进行串行操作，运行速度慢，不利于SAR实时成像。并且多板卡的结构设计比较复杂，体积较大，而且多块处理板之间通过接插件链接，传输数据很慢而且容易产生误码，对散热和稳定性造成很大的挑战，不利于星上实时成像的实现。

西安电子科技大学提出的发明名称为“基于FPGA的SAR成像方法”(专利申请号201310101045.3，公开号103197317)的专利申请。这种成像方法主要解决现有系统结构复杂、数据处理速度慢的问题，采用的是SPECAN算法，简化了SAR成像系统结构，提高了处理速度，适用于弹载模式下的快速成像。但是星载SAR成像要求比较高的分辨率，一般会采用Chirp Scaling成像算法。这种算法的运算比较复杂，三个补偿因子的生成及其参数解算包含三角函数、开根号等超越运算，需要占用很大的硬件逻辑资源。目前CS成像算法的实现多是利用DSP来进行参数解算和补偿因子生成，FPGA完成FFT运算、数据转置以及数据与因子的复乘操作。但是DSP运行速度慢，板卡之间交互存在误码，会影响成像的实时性和稳定性。

发明内容

本发明的目的在于克服上述已有技术的不足，提出一种基于单片FPGA的Chirp Scaling成像方法，该方法能够在一片FPGA上实现Chirp Scaling成像，并且具有很好的实时性和稳定性。

实现本发明的技术方案如下：

一种基于单片FPGA的Chirp Scaling成像方法，具体步骤为：

步骤一：在一片FPGA上构建FFT运算模块、多普勒中心频率估计和拟合模块、多普勒调频斜率估计和拟合模块、参数解算模块、Chirp Scaling因子生成模块、距离向补偿因子生成模块、方位向补偿因子生成模块、复乘模块、数据转置模块、核心计算模块和图像量化模块；

步骤二：并行执行数据处理和Chirp Scaling因子生成：

数据处理为：FFT运算模块从回波数据中读取方位向回波数据，然后进行方位向定点FFT运算得到距离多普勒域的数据信号；

Chirp Scaling因子生成的过程为：

S101、多普勒中心频率估计和拟合模块接收回波数据，对回波数据进行自相关估计和最小二乘拟合，得到多普勒中心频率值；

S102、参数解算模块根据多普勒中心频率值计算补偿因子生成所需的参数；

S103、Chirp Scaling因子生成模块根据所述参数，计算Chirp Scaling因子；

步骤三、复乘模块对距离多普勒域的数据信号与Chirp Scaling因子进行复乘操作，完成第一次复乘操作；

步骤四：并行计算二维频域的信号数据和距离向补偿因子；

数据转置模块对第一次复乘操作得到的数据进行转置，FFT运算模块对转置后的数据进行距离向定点FFT运算，得到二维频域的信号数据；

距离向补偿因子生成模块根据所述参数，计算得到距离向补偿因子；

步骤五：复乘模块对二维频域的信号数据与距离向补偿因子进行复乘操作，完成第二次复乘操作；

步骤六：FFT运算模块对第二次复乘操作之后的数据进行距离向IFFT操作，得到距离多普勒域的数据信号；

步骤七：数据转置模块对距离多普勒域的数据信号进行转置，并将转置后的数据传输给所述多普勒调频斜率估计和拟合模块及所述复乘模块；多普勒调频斜率估计和拟合模块针对转置后的数据信号，利用杂波锁定自聚焦法估计多普勒调频斜率；

步骤八：方位向补偿因子生成模块根据所述参数和多普勒调频斜率，计算得到方位向补偿因子；

步骤九：复乘模块将得到的转置后的数据信号与方位向补偿因子进行复乘操作，完成第三次复乘操作；