[发明专利]一种显示装置及其制作方法

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种显示装置及其制作方法。

背景技术

如图1所示，液晶显示装置包括依次设置的背光模组1’、下偏光片2’、阵列基板3’、液晶分子层4’、彩膜基板5’、上偏光片6’以及集成电路7’等结构。其中，阵列基板3’包括对盒区域和绑定区域，对盒区域用于和彩膜基板5’对盒，绑定区域用于绑定集成电路7’。

具体地，下偏光片2’、上偏光片6’的贴附，集成电路7’的绑定以及背光模组1’的组装过程如下：在阵列基板3’和彩膜基板5’对盒后，在阵列基板3’的对盒区域远离彩膜基板5’的一面上贴附下偏光片2’，在彩膜基板5’远离阵列基板3’的一面上贴附上偏光片6’，然后，在绑定区域靠近彩膜基板5’的一面上绑定集成电路7’；最后，在远离彩膜基板5’的一面上组装背光模组1’。其中，组装背光模组1’的过程如下：首先，在背光模组1’的遮光带11’上贴附台阶胶12’(台阶胶12’用于弥补绑定区域与贴附了下偏光片2’的对盒区域之间的高度差)，然后，使台阶胶12’与绑定区域粘合，遮光带11’与下偏光片2’的边缘粘合，从而实现背光模组的1’组装。

发明人发现，在绑定区域上绑定集成电路7’时，会造成绑定区域的变形，当液晶显示装置的显示模式为ADS、IPS和FFS等显示模式时，绑定区域的变形会导致液晶显示装置出现COG mura(由于集成电路的绑定而造成显示颜色和亮度变化的现象称为COG(chip on glass，集成电路绑定在基板上)mura)，显示装置出现COG mura的比例为1～3％。在后续在绑定区域上组装背光模组1’的过程中，产生的应力通过遮光带11’和台阶胶12’集中于绑定区域上，进而使得绑定区域的变形量大幅增加，大大加重了COG mura，导致显示装置出现COG mura的比例为10～15％，进而导致液晶显示装置的良品率下降。

发明内容

本发明所要解决的技术问题在于提供一种显示装置及其制作方法，能够有效减小显示装置的COG mura。

为解决上述技术问题，本发明实施例提供了一种显示装置，采用如下技术方案：

一种显示装置包括背光模组、下偏光片、阵列基板、液晶分子层、彩膜基板和集成电路，所述阵列基板和所述彩膜基板相对设置于所述液晶分子层两侧，所述阵列基板包括对盒区域和绑定区域，所述下偏光片位于所述阵列基板远离所述彩膜基板一侧，所述下偏光片覆盖所述对盒区域和所述绑定区域；

所述集成电路位于所述绑定区域未被所述下偏光片覆盖的一面上；

所述背光模组位于所述绑定区域覆盖了所述下偏光片的一面上。

所述下偏光片的平坦度小于或者等于0.03mm。

所述背光模组上粘贴有遮光带，所述遮光带未与所述背光模组粘贴的一面与所述绑定区域覆盖了所述下偏光片的一面粘合。

所述集成电路包括驱动集成电路和柔性电路板。

所述绑定区域的宽度为3.5～4mm。

本发明实施例提供了一种显示装置，该显示装置包括背光模组、下偏光片、阵列基板、液晶分子层、彩膜基板和集成电路，其中，阵列基板和彩膜基板相对设置于液晶分子层两侧，阵列基板包括对盒区域和绑定区域，下偏光片位于阵列基板远离彩膜基板一侧，下偏光片覆盖对盒区域和绑定区域；集成电路位于绑定区域未被下偏光片覆盖的一面上；背光模组位于绑定区域覆盖了下偏光片的一面上。由于下偏光片覆盖对盒区域和绑定区域，因此，组装背光模组时产生的应力分散至整个下偏光片上，避免了绑定区域的应力集中，使得组装背光模组的过程中绑定区域的变形量无变化，进而可以有效减小显示装置的COG mura，提高显示装置的良品率。

为了进一步解决上述技术问题，本发明实施例提供了一种显示装置的制作方法，采用如下技术方案：

一种显示装置的制作方法包括：

制作阵列基板和彩膜基板，所述阵列基板包括对盒区域和绑定区域；

在所述阵列基板的所述对盒区域或者所述彩膜基板上滴注液晶，使所述阵列基板的所述对盒区域和所述彩膜基板对盒；

在所述阵列基板远离所述彩膜基板的一面上贴附下偏光片，所述下偏光片覆盖所述对盒区域和所述绑定区域；

在所述绑定区域未被所述下偏光片覆盖的一面上绑定集成电路；

在所述绑定区域覆盖了所述下偏光片的一面上组装背光模组。

所述下偏光片的平坦度小于或者等于0.03mm。

所述在所述绑定区域覆盖了所述下偏光片的一面上组装背光模组，包括：

在所述背光模组上粘贴遮光带；