[发明专利]乱数产生器及其乱数产生方法

权利要求书

1.一种乱数产生器，用以产生一乱数序列，包括：

一线性反馈移位暂存器电路，接收该乱数序列以产生多个第一控制信号及多个第二控制信号；

一振荡电路，接收所述多个第一控制信号以产生一乱数时钟脉冲信号；

一延迟电路，接收一交流信号及该些第二控制信号，以产生一乱数延迟取样信号；以及

一逻辑运算电路，接收该乱数时钟脉冲信号及该乱数延迟取样信号，以依据该乱数延迟取样信号提取该乱数时钟脉冲信号的逻辑电平，且依据所提取的该乱数时钟脉冲信号的逻辑电平决定该逻辑运算电路的输出端的逻辑电平，以形成该乱数序列；

其中，该线性反馈移位暂存器电路包括：

多个正反器元件，分别具有一逻辑输入端及一逻辑输出端，其中该些正反器元件的该些逻辑输出端用以提供该些第一控制信号及该些第二控制信号；

多个逻辑运算元件，具有一第一运算输入端、一第二运算输入端及一运算输出端，其中该些逻辑运算元件中的第1个逻辑运算元件的该第一运算输入端接收该乱数序列，第1个逻辑运算元件的该第二运算输入端耦接该些正反器元件的最后正反器元件的该逻辑输出端，第i个逻辑运算元件的该运算输出端耦接该些正反器元件的第i个正反器元件的该逻辑输入端，所述多个正反器元件中的第i个正反器元件的该逻辑输出端耦接所述多个逻辑运算元件中的第i+1个逻辑运算元件的该第一运算输入端，i为大于等于1的正整数；以及

多个开关，分别耦接于所述多个逻辑运算元件的第1个逻辑运算元件外的其余逻辑运算元件的其中之一的该第二运算输入端与所述多个正反器元件的最后正反器元件的该逻辑输出端之间。

2.如权利要求1所述的乱数产生器，其中所述多个正反器元件为D型正反器或T型正反器。

3.如权利要求1所述的乱数产生器，其中所述多个逻辑运算元件分别为一与门、一或门或一异或门。

4.如权利要求1所述的乱数产生器，其中该延迟电路包括：

多个第一信号缓冲元件，彼此串接且分别接收所述多个第一控制信号的其中之一，其中所述多个第一信号缓冲元件的第1个第一信号缓冲元件的输入端接收该交流信号，所述多个第一信号缓冲元件的最后第一信号缓冲元件的输出端提供该乱数延迟取样信号。

5.如权利要求4所述的乱数产生器，其中所述多个第一信号缓冲元件分别为一反相器及一缓冲器的其中之一。

6.如权利要求1所述的乱数产生器，其中该振荡电路包括：

多个第二信号缓冲元件，彼此串接且分别接收所述多个第二控制信号的其中之一，其中所述多个第二信号缓冲元件的其中之一的输出端提供该乱数时钟脉冲信号。

7.如权利要求6所述的乱数产生器，其中所述多个第二信号缓冲元件分别为一反相器及一缓冲器的其中之一。