[发明专利]一种FinFET及其制备方法

说明书

本发明提供了一种FinFET及其制备方法，通过在相邻鳍状结构的之间的沟槽形成有浅沟槽隔离结构(STI)，且在浅沟槽与鳍状结构及衬底之间设置有氧化层及材质为氮氧化硅的绝缘材料层，可很好的实现隔离效果，避免鳍状结构和衬底中的掺杂离子进行扩散，同时本发明可跳过传统FinFET制备工艺中高剂量的C‑co或F‑co的离子注入，进而降低离子注入时的轰击效应对衬底和鳍状结构所造成的损伤；进一步的，SSRW的形貌也能够实现良好的保持，并可有效提高载流子迁移率，极大提升了器件性能。

技术领域

本发明涉及一种半导体制备方法，确切的说，涉及一种FinFET及其制备方法。

背景技术

场效应晶体管(Field Effect Transistor，FET)由多数载流子参与导电，也称为单极型晶体管。它属于电压控制型半导体器件。具有输入电阻高、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点，被广泛应用于半导体制备领域中。随着FET技术的不断成熟以及人们对高性能器件的不断追求，加州大学伯克利分校的胡正明教授研发一种新型的场效晶体管—FinFET(鳍式场效晶体管)，在FinFET的架构中，闸门成类似鱼鳍的叉状3D架构，可于电路的两侧控制电路的接通与断开。这种设计可以大幅改善电路控制并减少漏电流(leakage current)，也可以大幅缩短晶体管的闸长；因此FinFET具有功耗低，面积小的优点，同时可以有效抑制短沟道效应以及较低的漏极感应势垒降低效应，目前已逐渐被大批量投入生产。

同时，载流子迁移率也是衡量器件性能优异的一个重要的指标，载流子迁移率越高，意味着电阻率越小，通过相同电流时，功耗越小，电流承载能力越大；同时迁移率越大，需要的渡越时间越短，而晶体管的截止频率与基区材料的载流子迁移率成正比，因此提高载流子迁移率，不仅可以降低功耗，还能提高器件的电流承载能力。目前已开发出一种SSRW(Super Steep Retrograde Well，超陡后退阱)技术可有效提高载流子迁移率，但是该技术仅在平面的FET中得到了较为广泛的应用，但是目前还很难将SSRW技术完美的应用到FinFET的制备中。这是由于在FinFET中，如果凸起的鳍状结构(Fin)宽度太小，在进行SSRW的离子注入的工艺时，注入到FinFET的离子在进行热处理的过程中极易产生扩散至浅沟槽隔离结构(STI，Shallow Trench Isolation)，从而造成一定的掺杂剂量损失，尤其是在氧增强扩散工艺中扩散更为严重，在经历多次的掺杂和热处理之后，扩散现象会越来越严重，进而影响到SSRW的形貌，使器件性能得到很好的提升。

发明内容

本发明提供了一种FinFET制备方法，可有效避免在将SSRW应用到FinFET中，其在掺杂过程中容易产生的扩散的现象，从而提高FinFET的载流子迁移率。具体方案如下：

一种FinFET制备方法，其中，包括以下步骤：

提供一衬底，所述衬底之上形成有若干鳍状结构，各所述鳍状结构的顶部形成有衬垫氧化层和掩膜层；

制备一氧化层将所述衬底、鳍状结构、衬垫氧化层和掩膜层暴露的表面进行覆盖，并在各所述鳍状结构顶部的氧化层上方制备一介质层；

制备一层绝缘材料层将所述介质层的表面进行覆盖，同时该绝缘材料层将衬底以及各所述鳍状结构侧壁的氧化层进行覆盖；

沉积隔离材料层将各所述鳍状结构之间进行填充，研磨所述隔离材料层至所述绝缘材料层的上表面；

回蚀所述隔离材料层形成浅沟槽隔离结构，所述浅沟槽隔离结构的顶部高度低于所述鳍状结构的顶部高度；

移除部分所述绝缘材料层、氧化层以及所述介质层、衬垫氧化层和掩膜层，将位于剩余隔离材料层顶部平面之上的鳍状结构表面予以暴露；

在暴露的鳍状结构表面制备一层栅氧化层，沉积多晶硅并进行研磨。

上述的方法，其中，所述方法还包括：