[发明专利]一种掺杂的肖特基势垒器件及其制备方法

权利要求书

1.一种掺杂的肖特基势垒器件，其特征在于：势垒层为金属硅化物势垒层掺杂磷后，形成的一种掺杂的肖特基势垒层(P-MSi),其由薄层金属与外延层顶部N-型半导体材料，在450℃-500℃氮气气氛下合金形成金属硅化物势垒层（MSi）后，采用低能量小束流注入掺杂磷后采用800-900℃的快速退火，形成掺杂的势垒层（P-MSi），掺杂的磷杂质激活后分布不能超过金属硅化物肖特基势垒层(MSi)厚度，外延层界面上留有薄层未受掺杂影响的金属硅化物层(MSi)。

2.如权利要求1所述的一种掺杂的肖特基势垒器件的制作方法，其特征在于：可形成掺磷的金属硅化物势垒层的肖特基势垒器件的制造流程，包括如下步骤：

A、在N-外延层上生长氧化层，经过第一次光刻、腐蚀工步，将P+环区刻开，进行硼掺杂推结形成终端保护环P+；

B、再经过第二次光刻、腐蚀工步，将势垒区刻开，漏出N-表层；

C、经过薄层金属淀积、低温氮气合金工步，在N-表层形成金属硅化物肖特基势垒层（MSi），通过选择腐蚀，将势垒区多余的金属及氧化层上的金属去除；

D、采用低能量、小束流注入工步，在金属硅化物中进行磷掺杂，通过800-900℃的快速退火，将掺杂的磷激活，形成掺杂磷的金属硅化物肖特基势垒层（P-MSi）；此掺杂磷的金属硅化物肖特基势垒层，较无注入掺杂的金属硅化物肖特基势垒层势垒高度降低；掺杂的磷杂质激活后分布不能超过金属硅化物肖特基势垒层(MSi)厚度，否则将会导致反向漏电流大幅度的增加，因此选择合适的注入剂量、能量和快速退火温度、时间匹配是重要的控制点；

E、进行正面金属层蒸镀，通过第三次光刻、腐蚀，形成正面金属电极；

F、利用减薄技术将衬底层(N+)底部减薄，再进行背面金属层蒸镀，整个器件结构形成。