[发明专利]一种多路测量数据并行的时间标记方法及系统

权利要求书

1.一种多路测量数据并行的时间标记方法，其特征在于，包括：

从多个导航接收机发出的秒脉冲中选取基准时钟；

根据提供的中断脉冲信号和所述选取的基准时钟的校时信息对计数器的计数值进行校时；

每接收到一个测量设备的测量数据就用校时后的计数值对该测量数据进行标记以作为该测量数据的时间标记；

所述从多个导航接收机发出的秒脉冲中选取基准时钟作为校时参考基准，具体包括：

针对多个导航接收机中每个导航接收机发出的秒脉冲，检测该导航接收机发出的固定数量的秒脉冲之间的时间间隔；

当检测到固定数量的秒脉冲之间的时间间隔大于预设的间隔阈值时，认为该导航接收机的信号中断；否则选取该导航接收机发出的秒脉冲为基准时钟，并将该导航接收机发出的校时信息发送到计算机。

2.根据权利要求1所述的方法，其特征在于，所述根据提供的中断脉冲信号和所述选取的基准时钟对计数器的计数值进行校时，具体包括：

所述计数器采用第一计数器和第二计数器对整秒和小于1秒的数值分别进行计数，并定时提供中断脉冲；

计算机从所述校时信息中解析出绝对时间的整秒信息，并在由中断脉冲引起的中断中用所述整秒信息校对所述第一计数器的计数值进行校对。

3.根据权利要求2所述的方法，其特征在于，所述测量数据包括：测量信号和通信数据；所述每接收到一个测量设备的测量数据就用校时后的计数值对该测量数据进行标记以作为该测量数据的时间标记，具体包括：

针对测量信号，每接收到一个测量设备的测量信号就读取第一计数器和第二计数器的计数值以作为该测量信号的时间标记，并将该测量信号和时间标记共同存储以供计算机读取；

针对通信数据，每接收到一个测量设备的通信数据的比特或字节就读取第一计数器和第二计数器的计数值以作为该通信数据的比特或字节的时间标记，并将该比特或字节以及时间标记共同存储以供计算机读取。

4.根据权利要求3所述的方法，其特征在于，该方法还包括：

针对测量信号，计算机提取存储的测量信号和该测量信号的时间标记作为该测量信号发生时的时间标记；和/或

针对通信数据，计算机根据数据帧头的特征从存储的比特或字节中确定通信数据的数据帧头，并提取该数据帧头的时间标记作为该通信数据发生时的时间标记。

5.根据权利要求1-4中任意一项所述的方法，其特征在于，该方法还包括：

根据基准时钟利用压控晶振和数字锁相环建立计数时钟，供计数器计数。

6.一种多路测量数据并行的时间标记系统，其特征在于，包括：现场可编程门阵列FPGA硬件和计算机；

所述FPGA硬件，用于从多个导航接收机发出的秒脉冲中选取基准时钟；提供中断脉冲信号，并接收所述计算机对计数器的计数值的校时；以及每接收到一个测量设备的测量数据就用校时后的计数值对该测量数据进行标记以作为该测量数据的时间标记；

所述计算机，用于根据提供的中断脉冲信号和所述选取的基准时钟的校时信息对计数器的计数值进行校时；

所述FPGA硬件，具体用于针对多个导航接收机中每个导航接收机发出的秒脉冲，检测该导航接收机发出的固定数量的秒脉冲之间的时间间隔；当检测到固定数量的秒脉冲之间的时间间隔大于预设的间隔阈值时，认为该导航接收机的信号中断；否则选取该导航接收机发出的秒脉冲为基准时钟，并将该导航接收机发出的校时信息发送到所述计算机。

7.根据权利要求6所述的系统，其特征在于，

所述FPGA硬件，还用于使所述计数器采用第一计数器和第二计数器对整秒和小于1秒的数值分别进行计数，并定时提供中断脉冲；

所述计算机，具体用于从所述校时信息中解析出绝对时间的整秒信息，并在由中断脉冲引起的中断中用所述整秒信息校对所述第一计数器的计数值进行校对。

8.根据权利要求7所述的系统，其特征在于，

所述测量数据包括：测量信号和通信数据；所述FPGA硬件，具体用对测量信号，每接收到一个测量设备的测量信号就读取第一计数器和第二计数器的计数值以作为该测量信号的时间标记，并将该测量信号和时间标记共同存储以供计算机读取；针对通信数据，每接收到一个测量设备的通信数据的比特或字节就读取第一计数器和第二计数器的计数值以作为该通信数据的比特或字节的时间标记，并将该比特或字节以及时间标记共同存储以供计算机读取。