[发明专利]一种基于FPGA的UART多接口扩展系统和方法

说明书

技术领域

本发明涉及接口扩展领域，尤其涉及一种基于FPGA的UART多接口扩展系统和方法。

背景技术

随着电子技术的飞速发展,接口技术显得越来越重要,多串口动态扩展和单并口/多串口全双工通信技术在计算机接口、微处理器接口等领域的应用也越来越广泛。其中,以单片机为核心的测控系统与上位机计算机之间的数据交换通常采用的就是串行通信方式。

随着嵌入式技术的发展和嵌入式设备的多样化，由嵌入式设备构成的多机系统取得了长足的发展，多个嵌入式设备之间以串行接口UART进行数据传输，构成复杂的主从式通信网。通用异步收发接口UART(UniversalAsynchronous Receiver/Transmitter)诞生于1970年代，目前广泛的应用于计算机，通信，工业控制，家用电器，消费电子等各个领域。UART是第一个大规模集成电路，在单片微处理器出现前几年就已经产生了UART，目前的UART与30年前相比，结构基本相似。

作为一种通用串行数据总线，UART主要用于异步通信。该总线双向通信，可以实现全双工传输和接收。在嵌入式设计中，UART用来与PC进行通信，包括与监控调试器和其它器件，如EEPROM通信。

UART具有操作简单，工作可靠，抗干扰强，传输距离远(组成485网络可以传输1200米以上)，设计人员普遍认为UART是从中央处理器CPU或微控制器向系统的其他部分传输数据的最佳方式，因此它们被大量地应用在工业、通信、嵌入式和家电领域。由于UART易于使用，并可简化芯片设计，单独UART的需求一直很旺盛。

截止目前，全球范围内有超过40种UART器件可以选择，但因为多个UART同时工作涉及到比较复杂的内部时序和协同工作处理，所以目前的UART直到今天其通用性、管脚、寄存器仍很少改变，能够真正实现全功能的UART扩展的屈指可数。大多数UART器件是以计算机总线转换UART为应用基础的，普遍存在操作复杂，引脚多，成本高等弱点。

在嵌入式应用中，微处理机控制器MCU和外设通信基本都采用串口，而大多数微处理机控制器MCU只带一个串口，传统的串口扩展IC一般需要占用大量的MCU的IO，不适合应用于嵌入式系统中。

在实际应用中，经常遇到一个主机设备需要同时连接各种不同的从机设备，而主机设备与从机设备之间的通信方式经常采用UART通信接口，UART通信接口只能一对一通信，不能多个通信接口并接在一起通信，以往的实现方式：1.在设计开发主机设备时选择具有多路UART通信接口的微处理器，而实际上具有多路UART通信接口的微处理器的型号比较少，带来器件选型上的限制，而且比较昂贵，增加产品成本；2.采用串口扩展芯片实现，如ST16C550、ST16C554、SP2538、MAX3110等，虽然成本较高,但系统的可靠性得到了保证，适用于数据量较大、串口需求较多的系统；3.采用分时切换的方法将一个串口扩展与多个串口设备通信，分时复用的方法成本低,但只适用于数据量不大的场合,并且只能由这个单片机主动和多个设备通信，实时性差；4.用软件模拟的方法扩展串口，其优势是成本低、实时性好,但需要占用一些CPU时间。

因此，需要针对上述问题提出一种可以有效扩展UART接口的方案。

发明内容

本发明的目的是通过以下技术方案实现的。

根据本发明的一个实施方式，提供一种基于FPGA的UART多接口扩展系统，包括单芯片微控制器，SFR总线，设置于FPGA内部的第一RAM和第二RAM，以及系统时钟，其特征在于，将第一RAM设置为发送扩展模块，第二RAM设置为接收扩展模块，当微控制器要往外部UART设备发送数据时,通过SFR总线,把数据发送到发送扩展模块的UART设备对应RAM,再发送到UART外部设备，所述系统时钟设置为1个。

根据本发明的一个实施方式，所述第一RAM和第二RAM设置为先入先出(FIFO)环形缓冲区。

根据本发明的一个实施方式，所述第一RAM和第二RAM设置为32B。

根据本发明的一个实施方式，所述发送扩展模块输入信号包括系统主时钟信号、UART设备时钟信号、SFR数据总线输出信号、SFR地址总线信号以及写使能信号。

根据本发明的一个实施方式，所述发送扩展模块输出信号包括输出至多个UART设备的数据。

根据本发明的另一个实施方式，提供一种基于FPGA的UART多接口扩展方法，包括步骤：