[发明专利]栅极先制的高介电常数金属栅极方法所形成的全硅化栅极

说明书

技术领域

一般而言，本发明关于集成电路，尤其是关于包含具有金属层的栅极的晶体管。

背景技术

在现代的电子器件中，晶体管是主要的组件。目前，数百万个晶体管可以被设置在现在可得的复杂集成电路中，譬如微处理器、CPU、储存芯片等等。包含在集成电路中的晶体管具有尽可能小的典型尺寸是关键的，以便实现高积集密度。

最广泛应用的其中一种技术是互补式金氧半导体(Complementary metal-oxide semiconductor,CMOS)技术，其中互补式场效晶体管(field effect transistor,FET)，例如，P沟道FET和N沟道FET，被用来形成电路组件，譬如反向器和其他逻辑门，以设计高度复杂的电路构装。

晶体管通常形成在由基板支撑的半导体层内所定义的主动区域中。目前，大部分集成电路所形成的层是由硅所制作，其可以设置成单晶、多晶或非晶形式。其他材料，譬如举例而言，掺杂原子或离子，可以被导入到原始的半导体层中。

在制造具有低于50nm的典型栅极尺寸的晶体管时，所谓的“高介电常数/金属栅极”(high-k/metal gate,HKMG)技术现已成为新的制造标准。依据HKMG工艺流程，包含在该栅极电极中的绝缘层是由高k材料构成。这是对比于传统的氧化物/多晶硅(poly/SiON)方法，其栅极电极绝缘层典型地由氧化物构成，在硅基器件的情况下较佳地是二氧化硅或氮氧化硅。

目前，在半导体制造工艺中存在二种不同的方法用于实现HKMG。在称为栅极先制(gate-first)的第一种方法中，该工艺流程类似于在传统poly/SiON方法所使用者。先实行该栅极电极的形成，该栅极电极包含高k介电薄膜和功函数金属薄膜，接着是晶体管制作的后续步骤，例如，定义源极和漏极区域、该基板表面的硅化部分、金属化等等。另一方面，依据第二种方法，又被称为栅极后制(gate-last)或替换栅极(replacement gate)，譬如掺杂离子注入、源极和漏极区域形成和基板硅化等工艺步骤是在存在有牺牲伪栅极下实行的。在已经执行高温的源极和漏极区域形成和所有的硅化退火循环之后，该伪栅极被真实栅极取代。

HKMG使得在该栅极电极中的绝缘层的厚度能够增加，从而在即使晶体管沟道的典型尺寸低到30nm或更低的情况下，可显着地降低通过该栅极的漏电流沟道。然而，HKMG的实施带来了新的挑战并需要相对于传统poly/SiON技术的新的整合方法。

举例而言，为了调整栅极电极种类的功函数，需要找到新材料以将晶体管临界电压调整到想要的水平。

在栅极先制HKMG方法中，为了将晶体管临界电压调整到想要的水平，硅/锗(SiGe)合金薄膜被沉积到硅层的表面上。因为该薄膜的一部分被包含在FET的沟道区域中，所以该SiGe薄膜又常常被称为“沟道硅锗”。

因为外延成长在硅上的外延硅锗承受了压应力，所以硅锗合金也可以用来导入想要的应力分量(stress component)到P沟道FET的沟道区域中。这是想要的效应，因为当沟道区域承受压应力时，该沟道在P沟道FET的沟道区域中的空穴的迁移性已知会增加。因此，可以在邻接该沟道区域的FET的源极和漏极区域的部分形成沟槽。硅锗合金可接着外延成长在该沟槽中。该硅锗也通常被称为“嵌入式硅锗”。

再者，在HKMG技术中，薄“功函数金属”层插入在该高k介电质和设在该高k介电质上方的该栅极材料之间。藉由改变该金属层的厚度，可因此调整临界电压。该栅极金属层可包含，举例而言，钽(Ta)、钨(W)、氮化钛(TiN)或氮化钽(TaN)。功函数金属(譬如举例而言，铝)也可以被包含在该栅极金属层中。

因为形成在该栅极金属层的顶部上的该栅极材料通常是半导体(举例而言，多晶硅)，所以萧特基障壁(Schottky barrier)被建立在该栅极金属层和该栅极半导体材料之间的接口。这会限制电路切换速度而在不想要的情况下使AC效能恶化。

图1a到1c显示依据习知的栅极先制HKMG方法的晶体管制造工艺的一些态样。

图1a示意地例示在先进制造阶段中的半导体结构100的剖面图。在半导体层102中形成隔离区域102b之后获得该半导体结构100。隔离区域102b已经形成为浅沟槽隔离。该半导体层102，典型地包含单晶硅，是形成在基板101上，基板可以由任何适当的载体(carrier)所构成。