[发明专利]扩频时钟产生电路、时钟转换电路、集成电路和图像读取装置

说明书

技术领域

本发明涉及扩频时钟产生电路、时钟转换(transfer)电路、集成电路和图像读取装置。

背景技术

已知存在为了减小EMI(电磁干涉)而对于具有恒定频率的基准时钟执行扩频以产生频率改变的扩频时钟的扩频时钟产生电路。日本专利公开No.2007-150560提出了一种图像形成装置，其中图像处理的前一半由根据基准时钟操作的前图像处理块执行，而图像处理的后一半由根据扩频时钟操作的后图像处理块执行。来自前图像处理块的输出数据被供给到外部存储控制器。外部存储控制器在外部存储器中存储数据。然后，外部存储控制器从外部存储器读出数据并将数据供给到后图像处理块。以这种方式，外部存储控制器作为时钟转换电路操作。

发明内容

当扩频时钟产生电路的频率控制被干扰(disturbance)等的影响而干扰以造成扩频时钟偏离要产生的频率时，日本专利公开No.2007-150560中的外部存储控制器在一些情况下不能从外部存储器读出正确的数据。如果例如扩频时钟的频率比要产生的频率高，那么从外部存储器读出的数据的量变得比在外部存储器中写入的数据的量大。因此，外部存储器变空。相反，如果扩频时钟的频率比要产生的频率低，那么从外部存储器读出的数据的量变得比在外部存储器中写入的数据的量小。因此，外部存储器变满。增加外部存储器的大小允许扩频时钟有大的变化，但将增加成本。根据本发明的一些方面，提供一种允许减小由时钟转换电路所使用的存储器的大小的用于产生扩频时钟的技术。

根据本发明的一方面，提供一种扩频时钟产生电路，该扩频时钟产生电路包括：产生单元，该产生单元被配置为基于输入的基准时钟产生并输出扩频时钟；监视单元，该监视单元被配置为监视在基准时间之后输入到产生单元的基准时钟的脉冲的数量与在基准时间之后从产生单元输出的扩频时钟的脉冲的数量之间的差；以及控制单元，该控制单元被配置为控制要由产生单元产生的扩频时钟的频率，以便使差落入预定的范围内。

根据本发明的另一方面，提供一种集成电路，该集成电路包括：以上限定的扩频时钟产生电路；振荡电路，该振荡电路被配置为产生供给到扩频时钟产生单元的基准时钟；以及电路元件，该电路元件通过从扩频时钟产生电路输出的扩频时钟驱动。

根据本发明的又一方面，提供一种时钟转换电路，该时钟转换电路包括：以上限定的扩频时钟产生电路；存储器；写入单元，该写入单元被配置为根据基准时钟在存储器中写入输入数据；以及读取单元，该读取单元被配置为根据从扩频时钟产生电路输出的扩频时钟从存储器读出数据并将数据输出。

根据本发明的还一方面，提供一种图像读取装置，该图像读取装置包括：以上限定的时钟转换电路；振荡电路，该振荡电路被配置为产生供给到时钟转换电路的基准时钟；读取单元，该读取单元被配置为通过读取文档来产生图像数据并将图像数据供给到时钟转换电路；以及处理单元，该处理单元被配置为处理从时钟转换电路输出的图像数据。

从示例性实施例(参照附图)的以下描述，本发明的其它特征将变得清楚。

附图说明

图1是根据一些实施例的扩频时钟产生电路的框图；

图2是图1中的扩频时钟产生电路的产生单元的框图；

图3A和3B是分别示出图1中的扩频时钟产生电路的脉冲差监视单元的框图；

图4是示出根据本发明的一些实施例的时钟转换电路的框图；

图5是用于解释图4中的时钟转换电路的存储器状态的图；

图6是用于解释图4中的时钟转换电路的存储器状态的图；

图7是根据本发明的一些实施例的集成电路的框图；

图8是根据本发明的一些实施例的图像读取装置的框图。

具体实施方式

以下将参照附图描述本发明的实施例。贯穿各个实施例的相同的附图标记表示相同的要素，并且将省略重复的描述。另外，可根据需要修改和组合各实施例。

将参照图1的框图描述根据本发明的一些实施例的扩频时钟产生电路100的布置的示例。扩频时钟产生电路100基于外部输入的基准时钟产生扩频时钟，并且将扩频时钟输出到外面。基准时钟可以是频率随时间恒定的时钟。扩频时钟是通过对基准时钟执行扩频而获得的时钟，并且频率随时间改变。