[发明专利]一种PCI总线接口芯片的控制方法

权利要求书

1.一种PCI总线接口芯片的控制方法, 其特征在于采用了PCI 9054作为PCI总线的接口芯片，实现PCI总线V2.2协议；采用FPGA的现场可编程门阵列作为PCI 9054的控制芯片，利用硬件描述语言VHDL设计状态机对PCI 9054芯片进行控制，实现了PCI总线的数据传输功能， PCI总线接口芯片的控制方法包括：（1）FPGA与PCI 9054的接口及引脚功能；（2）FPGA控制PCI 9054的状态机设计方法，其中：

（1）FPGA与PCI 9054的接口及引脚功能：描述了PCI 9054的引脚功能及与FPGA的接口，利用了FPGA的IO口与PCI 9054相连，便于FPGA对PCI 9054进行控制；

（2）FPGA控制PCI 9054的状态机设计方法：采用PCI 9054的突发访问方式设计Local端总线控制逻辑，通过FPGA的状态机来实现对PCI总线接口芯片的控制，具体控制过程如下：

（1）系统复位后状态机处于空闲状态，当nADS = ‘0’时如经过FPGA的Local端接口逻辑译码后表明需要访问本地空间，则进入访问开始状态，否则停留在空闲状态；

（2）在访问开始状态，如果nBLAST = ‘1’，则进入突发开始状态；

（3）突发开始状态表示传输开始，之后进入突发等待状态；

（4）在突发等待状态，数据在Local总线上保持稳定，之后进入突发传输状态；

（5）数据在突发传输状态下从Local总线被取走，之后状态机进入单数据突发完成状态；

（6）在单数据突发传输完成状态，如果nBLAST = ‘1’表示没有进行到突发传输的最后阶段，需要重新进入突发开始状态；如果nBLAST = ‘0’表示突发传输进行到了最后阶段，之后进入最后数据突发开始状态；

（7）最后数据突发开始状态表示突发访问最后阶段的开始，之后状态机进入最后突发等待状态；

（8）在最后突发等待状态，最后的数据在Local总线上保持，之后进入最后数据突发传输状态；

（9）在最后数据突发传输状态，最后的数据从Local总线上被取走，之后进入最后数据突发完成状态；

（10）在最后数据突发完成状态，如果nADS = ‘0’，经FPGA接口逻辑译码后表明还需要访问本地空间，则进入访问开始状态，否则返回空闲状态。